FBE- Elektronik Mühendisliği Lisansüstü Programı - Yüksek Lisans

Bu koleksiyon için kalıcı URI

http://hdl.handle.net/11527/28

Gözat

Başlık ile FBE- Elektronik Mühendisliği Lisansüstü Programı - Yüksek Lisans'a göz atma
  • Öge
    0.1-8ghz Cmos Dağılmış Parametreli Kuvvetlendirici
    (Fen Bilimleri Enstitüsü, ) Kılıç, Ali Ekber ; Yazgı, Metin ; Elektronik Mühendisliği ; Electronics Engineering
    Geniş bantlı kuvvetlendiricilerin ölçüm düzenleri, askeri elektronik, televizyon, radar ve geniş bantlı optik haberleşme gibi birçok kullanım alanı bulunmaktadır. Bu uygulamalar için genellikle dağılmış parametreli kuvvetlendirici yapısı kullanılmaktadır. Çünkü bu yapı klasik kazanç-bant genişliği ilişkisi ile sınırlanmamaktadır. Dağılmış parametreli kuvvetlendirici yapısında kazanç elemanlarının giriş ve çıkış kapasiteleri, yapay iletim hatlarının içine dahil edilmektedir. Böylece farklı hücrelerin kapasiteleri birbirlerinden ayrılmakta, aynı zamanda çıkış akımları ise hala toplanabilmektedir. Son on yılda boyut alanında devam eden küçülme sayesinde, eşlenik metal-oksit-yarıiletken (CMOS) teknolojisi dağılmış parametreli kuvvetlendirici gerçekleştirmek için ciddi bir alternatif olmuştur. Ayrıca CMOS dağılmış parametreli kuvvetlendiriciler düşük maliyet ve temel bant devreleriyle tümleştirme avantajlarına da sahiptir. Bu tezin en genel amacı dağılmış parametreli kuvvetlendirici tasarım tekniklerini araştırmak ve bu teknikleri kullanarak 0.35μm CMOS teknolojisi ile tamamen tümleştirilmiş bir dağılmış parametreli kuvvetlendirici gerçekleştirmektir. Teorik araştırmaları ve benzetim sonuçlarını doğrulamak amacıyla 0.35μm CMOS teknolojisi ile tek uçlu bir kuvvetlendirici tasarlanmış ve üretime gönderilmiştir. Bu kuvvetlendirici 0.1-8GHz aralığında 8±1 dB kazanç sağlamakta ve 1.5V beslemeden 18mA akım çekmektedir. Kuvvetlendiricinin toplam alanı 1.67x0.93 mm2 dir.
  • Öge
    0.18µm Teknolojisinde Birinci Ve Üçüncü Kuşak Akım Taşıyıcılar İle Yeni Olanaklar
    (Fen Bilimleri Enstitüsü, 2014-06-25) Gonca, Oğuz ; Kuntman, Hulusi Hakan ; 10041319 ; Elektronik ve Haberleşme Mühendisligi ; Electronic and Communication Engineering
    Akım modlu devreler ve akım taşıyıcı gibi akım modlu devre elemanları son yıllarda birçok çalışmaya konu olmuşlardır. Akım modlu devre elemanlarına karşı giderek artmakta olan bu ilgi, akım modlu devre elemanlarının işlemsel kuvvetlendirici gibi gerilim modlu devre elemanlarına göre daha iyi lineerlik ve daha iyi band genişlikleri sağlamasından kanaklanmaktadır. Buna paralel olarak akım modlu süzgeçler, gerilim modlu benzerlerine göre daha geniş dinamik sınırlar ve daha büyük band genişlikleri sunabilmektedirler. Düşük giriş empedansları ve yüksek çıkış empedanslarına sahip akım modlu süzgeçler, herhangi bir ek aktif elemana ihtiyaç duyulmaksızın, ard arda bağlanarak daha yüksek seviyeli süzgeçler ve osilatörler elde edilebilmektedir. Bu tez çalışmasında, genel olarak her kuşak akım taşıyıcı yapısına değinilmiş, yapıların çalışma şekilleri, tanım bağıntınları ortaya konulmuştur. Ayrıca bir kuşaktan diğerini geçekleştirme yötemlerine yer verilmiştir. Ağırlıklı olarak Birinci Kuşak Akım Taşıyıcılar (CCI) ve Üçüncü Kuşak akım taşıyıcılar (CCIII) ele alınmış ve daha iyi lineerlik için farklı giriş katları daha esnek çıkış kazançları için yeni elemanlar önerilmiştir. Bölüm 1’de konuya genel bir giriş yapılmış, tez çalışmasınında nelerin amaçlandığından bahsedilmiş ve literatürde şimdiye kadar yapılmış olan çalışmalara yer verilmiştir. Bölüm 2’de akım taşıyıcıların genel özellikleri ortaya konulmuştur. Ayrıca birinci, ikinci ve üçüncü kuşak akım taşıyıcı yapıları ayrıntılarıyla incelenmiş buna ek olarak Elektronik Olarak Kontrol Edilebilen İkinci Kuşak Akım Taşıyıcı (ECCII) yapısına ve  Değiştirilmiş Üçüncü Kuşak Akım Taşıyıcı (MCCIII) yapılarına yer verilmiştir. Kuşaklar arası dönüşüm yöntemleri de bu bölüm içerisinde yer almaktadır.  Bölüm 3’te CCI ve CCIII için iç yapılar önerilmiş ve bu yapılar giriş ve çıkış eşitlikleriyle incelenmiştir. Bölüm 4’te gerçekleştirilen CCI ve CCIII yapıları için benzetimler sonucunda elde edilmiş olan karakteristik eğrileri verilmiştir. Bölüm 5’te CCI ve CCIII yapılarının kullanılabileceği uygulama devrelerinden örnekler verilmiş ve devre yapıları incelenmiştir. Ayrıca devrelerin SPICE benzetim sonuçları sunulmuştur. Bölüm 6’da elde edilen sonuçlar değerlendirilmiş ve tezin amacına ne kadar yaklaştığı gerekçeleriyle ortaya konulmuştur.
  • Öge
    0.35 Um Yüksek Gerilim Cmos Prosesinde Giriş İşaret Aralığı Genişletilmiş 14 Bıt 1msps Sar Adc
    (Fen Bilimleri Enstitüsü, ) Özkaya, İlter ; Aksın, Devrim Yılmaz ; Elektronik Mühendisliği ; Electronics Engineering
    Bu çalışmada giriş işaret aralığı genişletilmiş, 14 bit çözünürlükte ve 1 MSps örnekleme hızında çalışan ardışıl yaklaşımlı analog sayısal çevirici gerçeklenmiştir. Giriş işaret aralığını genişletmek üzere yeni bir örnekleme tekniği önerilmiştir. Bu teknik kullanılarak gerçeklenen örnekleme anahtarı standard tümdevre gerilimi ile sürülebilmekte, fakat besleme değerinin çok üstündeki analog işaretleri örnekleyebilmektedir. Bahsedilen anahtar gerçeklenmiş ve işlerlik testlerini geçmiştir. Bu anahtar kullanılarak tasarlanan analog sayısal çeviricinin performansı benzetimlerle doğrulanmış ve pazarda bulunan ürünlerle kıyaslanmıştır. Kullanılan örnekleme tekniği sayesinde, özellikle güç tüketimi açısından büyük avantaj sağladığı görülmüştür. Tasarlanan analog sayısal çevirici için muhtemel kullanım alanları sayısal kontrollü süreç kontrol sistemleridir. Bundan başka, otomotiv ve telekom sanayiileri gibi yüksek gerilim gerektiren alanlarda da kullanılabilir.
  • Öge
    1 MHz Çıkış Frekansında 80+dB SFDR Başarımı Elde Eden 0.18 Um 16-b 32 MSPS CMOS Gerilim Çıkışlı Sayısal-analog Çevirici Tasarımı
    (Fen Bilimleri Enstitüsü, 2015-01-22) Özdağ, Çağlar ; Küyel, Türker ; 10063133 ; Elektronik ve Haberleşme Mühendisligi ; Electronic and Communication Engineering
    Sayısal işaretlerin, analog kontrol ve transfer sistemlerine arabağlanması, sayısal-analog-çevirici (DAC) olarak isimlendirilmiş entegre devreler (IC) ile gerçekleştirilir. Bu elektronik mimariler ile, yüksek örnekleme frekanslarında, yüksek hassasiyet ve yüksek dinamik doğrusallık elde edebilmek, tüm ilgili başarım ödünleşimlerinin karmaşık bir şekilde bağlantılı olması nedeniyle, her zaman süregiden bir araştırma alanıdır. Başarım ödünleşimlerinin doğası gereği, belli DAC mimarileri belli uygulamalar için kullanılır ve bu uygulamalar altı ana parametreyi önceliklendirir: fiziksel boyut, güç tüketimi, çözünürlük, bant genişliği, duyarlık ve maliyet. Her türlü iletişim, veri toplama, işaret işleme ve kontrol sistemlerinde kullanılan DAC mimarileri, iki aile şeklinde sınıflandırılabilir: (i) monotonluk, sürüklenme duyarlığı ve yerleşme duyarlığı pahasına yüksek hız sağlayan akım-mod tip mimariler ve (ii) yüksek hız ve çözünürlük pahasına yerleşme duyarlığı sağlayan gerilim-mod tip mimariler.  Zamanla değişen yükleri doğrusal bir yerleşme karakteristiği ile sürebilmek için DAC'ların çıkışlarında bir tampon katı olmalıdır. Akım-mod tip mimarilerde bu tampon katı, akımdan gerilime dönüştürücü olarak işlev görür. Dönüşümü yapmak için kullanılan geri-besleme direncinin gerilim ve sıcaklık ile sürüklenmesi, bu tip mimarilerin hassas yerleşme niteliğini kısıtlar. Akım-mod DAC çıkış katı direncinin silikon özerinde imal edildiği ve bu sorunun kısmi olarak giderildiği tasarımlar mevcut olsa da, bu mimarilerin de gliç (zamanlama hatalası) problemleri vardır. Bu nedenle yerleşme karakteristiğinin doğrusal olması gerektiği hassas dalga üretimi uygulamalarında, tercih edilmezler. Bu çalışma, daha karşılanmamış bir gereksinim olan, hassas yerleşme, yüksek hız ve yüksek çözünürlük sağlayan bir DAC mimarisi önerisidir. Tasarım, standart direnç-dizesi tip tamponlu gerilim çıkışlı DAC mimarisini baz almakta ve zamanla değişen yükleri yüksek çıkış frekansları için sürebilmek adına dinamik doğrusallık başarımını geniş ölçüde geliştirmektedir. Direnç-dizesi tip DAC mimarilerinin çalışma prensibi, bir direnç dizesi üzerindeki düğümlerin, giriş kod çözücüsü tarafından kontrol edilen bir anahtarlama şeması ile seçilmesi, ve bu düğüm üzerindeki gerilimin çıkış tamponu tarafından sürülmesi üzerine kurulmuştur. Bu direnç-dizesi, anahtarlar ve çıkış tamponunun çalışma aralığı tarafından belirlenen iki gerilim referansı arasında, tam ölçek çıkış aralığını eşit parçalara böler. Bu tür veri dönüştürücülerinin DC başarımını, gerilim referanslarının hassasiyeti, ve daha önemlisi, direnç-dizesi elemanlarının uyuşması belirler. Statik doğrusalsızlıklar olarak adlandırılan bu sorunlar, düşük bant genişliklerinde tipik olarak 10 bitlik, yüksek maliyetli proseslerde lazer kırpma gibi özel teknikler kullanılarsa 12 bitlik doğruluk verebilecek derecede sayısal olarak kalibre edilebilir. Bu tekniklerden, off-chip taramalı-tablo (look-up-table) DC kalibrasyonu olarak adlandırılan yöntem, düşük maliyetli DC kalibrasyonlar arasında standart uygulama haline gelmiştir ve bu tasarım için tape-out sonrası kullanılacağı varsayılmıştır. Bu yöntemle alınabilecek çözünürlük sınırlı olduğundan, 16 bit seviyesinde doğruluk alabilmek için, ikinci bir DAC katı olarak ara-değer-bulan OPAMP (interpolating OPAMP) gibi mimariler kullanılabilir. Devreyi hızlandırmak adına, çıkış katı zaman sabitini asgariye indirmek için düşük eşdeğer dirençli direnç-dizesi mimarilerinin de kullanımıyla, piyasadaki mevcut en iyi performans veren DAC tasarımlarına yakın benzetim sonuçları alınabilmektedir. Fakat, yüksek bant genişliklerinde dinamik doğrusallığı etkileyen hata mekanizmaları çoğunlukla çözülememiş durumdadır. Bu eksiklik, gerilim çıkışlı DAC mimarilerinin yüksek hızlı hassas dalga üretimi uygulamalarında kullanılmasını kısıtlamaktadır.  DAC mimarilerinin en temel dinamik başarım ölçüsü, çıkış dalgasının spüriyözsüz dinamik aralığıdır (SFDR). SFDR, işaret genliğinin kare ortalamalarının kökünün (rms), ilk Nyquist bölgesindeki en yüksek spüriyöz bileşenine oranıdır, ve toplam harmonik bozulma (THD) ve intermodulasyon distorsiyon (IMD) ile olan yakın ilişkisinden dolayı iyi bir dinamik doğrusallık göstergesidir. Bu çalışmada sunulan benzetim sonuçlarının çoğu, tam ölçek çıkış dalgasının SFDR'ı üzerinden incelenmiştir. Şu an piyasada state-of-the-art kabul edilen 16-bitlik gerilim çıkışlı DAC (TI-DAC8580), spesifikasyonunda listelenen en yüksek çıkış frekansında (200 kHz) 63 dB SFDR vermektedir. Bu çalışmada önerilen DAC mimarisi bu çıtayı büyük bir fark ile aşarak, 1 MHz'lik bir işaret için serim-sonrası (post-layout) 83 dB SFDR vermektedir. Bu başarımı elde etmek için, altı ana dinamik hata mekanizması belirlenmiş ve kompanse edilmiştir. Mimarinin çıkış katı, son altı biti (6 LSBs) sayısaldan analoga çevirme işlemini gerçekleştirmektedir. Bu işlem sırasında, mimarinin doğası gereği ara-değer-bulan OPAMP giriş kapasitesi koda-bağımlı olduğundan, çıkış hattı üzerinde görülen zaman sabiti her kod için değişmektedir. Bu idealsizlik, (i) dummy ara-değer-bulan OPAMP giriş katları ve dummy diferansiyel ikilisi anahtarları ile kompanse edilmiştir. Çıkış hattı üzerinde görülen zaman sabitinin kapasite bileşeni böylece zamandan bağamsız hale getirilmiştir. Giriş işaretinin ilk 10 bitini (10 MSBs) sayısaldan analoga çeviren blok, bir kaç kattan oluşan bir direnç-dizisi ve anahtarlama ağı olarak düşünülebilir. Çıkış hattı üzerinde görülen zaman sabitini her kod için değişik kılan bileşen bu katlar için dirençseldir. Direnç-dizisinin koda-bağımlı eşdeğer direnci ve koda-bağımlı kapalı anahtar direnci her boğum noktası için hesaplanmış ve benzetim ortamında ölçülmüştür. Ortaya çıkan direnç profili kullanılarak, (ii) koda-bağımlı direnç dizisi eşdeğer direnci ve (iii) koda-bağımlı VGS ve VBS ile değişen kapalı anahtar direnci, direnç dizisinin her boğumuna yerleştirilen seri kalibrasyon dirençleri ile kompanse edilmiştir. Mimarinin çalışma prensibi, her kod için bir kaç kat boyunca belli anahtarların açılması ve kapanması ile istenen direnç-dizisi boğumunun çıkış hattıyla iletime girmesi üzerine kuruludur. Bu esnada, zamanlama idealsizlikleri ve tranzistörlerin tipik davranışları gereği, bir takım doğrusal olmayan yük boşalımları gerçekleşmeltedir. (iv) Çıkış hattı üzerindeki yük enjeksyonu ve diğer ilgili zamanlama hataları, özgün bir diferansiyel direnç-dizesi ve diferansiyel ara-değer-bulan OPAMP mimarisi ile büyük ölçüde azaltılmıştır. Çıkış katı tamponunun doğrusallığı, DAC'ın SFDR başarımında kilit rol oynayan unsurlardan biridir. Küçük belirgin özellikli (small feature size) proseslerde, kısa-kanal etkisi (short-channel effect) olarak adlandırılan bir MOS transistör özelliği görülmektedir. Bu etki, uzun-kanallı (1um'den fazla) transiztorlerde tam anlamıyla lineer olmayan ID/VDS özeğrisini, kısa-kanallı transistorlerde daha doğrusal kılan bir etkidir. (v) Çıkış tamponu doğrusalsızlığı, kısa-kanal etkilerinden yararlanılarak class-AB çıkış katı transizstörlerinin hız-doygunluk bölgesinde sürülmesiyle büyük ölçüde azaltılmıştır. Direnç-dizisi mimarisinin eşdeğer direncini düşürmek için, diziyi düşük dirençli döngülerden oluşturmak, 2 kattan oluşan anahtarlama şemasında tipik operasyon sırasında yüzen düğümler oluşturur. (vi) Direnç dizesi yüzen düğümlerinin LSB hassasiyeti oluşturması, döngü ön-yükleme anahtarlarıyla giderilmiştir. Bu özgün mimari geliştirmelerinin yanında, tüm katların şematik seviyede detayları (anahtar boyutları, anahtarlama mimarisi, referans gerilimleri, kod çözücü şeması, direnç-dizesi döngü uzunluğu, direnç-dizesi akımı, anahtar katı sayısı, vb.), serimden sonra çıkış hattı oturma karakteristiğini hıza ve kod-bağımsızlığa optimize edecek şekilde belirlenmiştir. Benzetim ortamı Cadence 6.02 üzerinde Spectre+AMS ile TSMC 018 prosesinin BSIM4 modellerini kullanmaktadır. Bu çalışma yalnızca teorik mimarilerin geliştirilmesi üzerine değildir. Tasarım her yönüyle üretime hazır olacak incelikle geliştirilmiştir ve bu amaca yönelik olarak, proses modelleri tarafından sağlanan eleman uyuşmazlığı istatistiki dağılımları, proses varyasyonu istatistiki dağılımları, sıcaklık ve referans gerilimi kaymaları, serim sonrası parasitik direnç ve kapasiteleri eklenmesi gibi testlerle doğrulanmıştır. Bu çalışmanın başlangıç noktası olarak aldığımız değiştirilmemiş standart mimari, 1 MHz (fo), 32 MHz (fs), 2 Vpp çıkış işareti için 60 dB şematik seviyesi SFDR vermektedir. Bu performans, çıkış hattı zaman sabiti kapasitif bileşeninin kalibre edilmesiyle 9 dB, çıkış hattı zaman sabiti dirençsel bileşeninin kalibre edilmesiyle 4 dB, diferansiyel direnç-dizesi ve diferansiyel ara-değer-bulan OPAMP mimarisinin geliştirilmesiyle 14 dB, tampon çıkış katı transizstörlerinin hız-doygunluk bölgesinde sürülmesiyle 10 dB SFDR artışı ile ortak etkilerden bağamsız olarak iyileştirilmiştir. Mimari önerilerinin bir araya getirilmesiyle, çalışmanın sonunda önerilen tasarım, tipik proses köşesi, sıcaklık ve referans kayması şartları altında 88 dB şematik seviye SFDR, 83 dB layout seviye SFDR vermektedir. Tape-out Nisan 2015'te beklenmektedir. Tape-out sonrası ölçüme hazırlık olarak piyasadaki en iyi performans veren DAC (TI DAC8580) spesifikasyonuyla tam örtüşecek şekilde ölçülmüştür.
  • Öge
    10 Gbit/s Fiber Optik Alıcılar İçin Sige Bicmos Farksal Geçiş-empedansı Kuvvetlendiricisi Tasarımı
    (Fen Bilimleri Enstitüsü, ) Akbey, Yunus ; Palamutçuoğulları, Osman ; 10025847 ; Elektronik Mühendisliği ; Electronics Engineering
    1970’lerin başında silika fiberin kaybının 20 dB/km düzeyinin altına indirilmesi sonucunda, telekomünikasyon sektöründe ve daha sonra internet ve veri paylaşımı alanında fiber optiğin payı yıllar ilerledikçe artmıştır. Şüphesiz bunda etkili olan en büyük nedenler; ışığın kullanılmasıyla gerçekleştirilen veri transferinin EMI’den çok az etkilenmesi, çapraz-geçişin (cross-talk) çok az oluşu, düşük üretim ve montaj maliyetleri ve de dayanıklılık gibi fiber kablonun sağladığı üstünlüklerdir. Fiber optiğin en azından teorik olarak hali hazırda çok büyük bant genişliği sağlayabilmesi ve büyük veri taşıma sığası sunması, daha hızlı uç elemanlarına ve elektronik tümdevrelerine gereksinim olduğu gerçeğini de beraberinde getirmiştir. Yarıiletken teknolojisindeki yeni gelişmeler sonucu ortaya çıkmış bulunan heterostructure” ve “heterojunction” yarı iletken devre/kırmık elemanları, fiber iletişimin öngördüğü hızlı veri taşıma ve düşük gürültü özelliğini bir arada sunabildiklerinden, fiber optik alıcı ve vericilerinin uç elemanları olarak geniş kullanım alanı buldular. SiGe çift kutuplu (bipolar) tranzistorunun geliştirilmesiyle, bu teknoloji ürünü tranzistorlar, fiber optik alıcılarında uç elemanı olarak kullanımlarında önem kazanmışlardır. SiGe teknolojisi, çift kutuplu Si tranzistorun Baz bölgesine belirli oranda Germanyum katkılanmasıyla, aynı boyutlardaki bilinen çift kutuplu tranzistora (BJT) göre daha büyük fT kesim sıklığı olanağını sunmuştur. Baz bölgesi dağılmış direncinin de daha düşük değerlere düşmesi sonucunda da, daha düşük gürültülü uç elemanlar gerçeklenebilmesine olanak sağlamıştır. Bu üstünlükleriyle SiGe, yukarıda sözü edilen III-V ve HBT yapılarıyla rekabet etme şansı bulmuştur. Ardından SiGe BiCMOS teknolojisi, alcının analog ve sayısal tüm öbeklerinin aynı kırmık üzerinde tümleştirme olanağını da sunabildiğinden, düşük gürültülü, geniş bantlı ve düşük maliyetli çözümler gerçeklemede söz konusu alanlar için çok çekici olmuşlardır. Vericideki lazer diyot aracılığı ile sayısal veri, ışık kaynağına dönüştürülür ve fiber kabloya gelir. Fiber kablo içinde yitime ve dağılıma (dispersion) uğratılan, modüle edilmiş (kodlanmış), sayısal bilgi taşıyıcısı ışık, alıcıdaki foto diyot tarafından yeniden elektrik akımına dönüştürülür. Burada bu elektrik akımı, önce TIA tarafından yükseltilip kendisiyle orantılı gerilime dönüştürüldükten sonra, ikincil kuvvetlendirici ile (post amplifier, PA) genliği daha da artırılarak saat devresine (clock and data recovery, CDR) gönderilir. Saat devresinde saat işareti ve veri bilgisi ayrıştırılır ve daha küçük hızlara azaltılmak için “DEMUX” devresine gönderilir. CDR bir eşik gerilimi üretir. Bu eşik geriliminin üzerindeki genlik sayısal “1”, altındaki genlik sayısal “0” olarak belirlenir. Burada CDR, bu süreci gerçekleştirmek için her bir darbe süresinin tam ortasında karar verir. Bunu yapmasının nedeni dağılıma ve bozunuma uğratılmış işaretteki farklılaşmaları göz önüne alarak en güvenli bit çözümlemesini gerçekleştirmesidir. Bu noktada TIA tasarımının büyük önemi bulunmaktadır. Çünkü TIA işaretin foto diyottan sonra uğradığı en ön kattır ve bütün alıcının gürültüsünü büyük oranda bu katın gürültüsü belirleyecektir. Dolayısıyla gerçekleştirilecek TIA’nın düşük gürültülü olması gereklidir. Dağılım/bozunum etkilerinden kaynaklanan kare dalgadaki bozulmalar, gürültünün de etkisiyle her bir darbenin CDR tarafından yanlış çözümlenme olasılığını artıracaktır. Bunun önüne geçmek için alıcının duyarlılığı belirli bir hata payı üzerinden hesaplanır. Doğal olarak, TIA’nın bu duyarlılığa etkisi büyüktür. Bu duyarlılık, fiber iletişim kurallarının belirlediği bit-hata-oranı (bit-error-rate, BER) üzerinden hesaplanır ve göz diyagramları (eye diagrams) çıkıştaki işaretin ne derece düzgün olduğunu görmemizi sağlar. Bu projede 10 Gbit/s gibi hızlı bir uygulama hedeflendiğinden TIA’nın geniş bantlı olması gerekeceği açıktır. Bu düzeydeki bir hızla modüle edilmiş işaret; bant genişliği yeterli olmayan bir TIA’ya uğradığında, işarette bozulmalar meydana gelecek ve göz diyagramında yatay ve dikey kapanmalar gözlenecektir. Bununla birlikte gereğinden fazla bant genişliği girişte daha büyük toplam gürültüye neden olacağından, TIA’nın bant genişliği ve gürültüsü arasında bir uzlaşının sağlanması gerektiği açıktır. 10 Gbit/s NRZ koduna sahip veri işareti için yaklaşık 7 GHz bant genişliğine sahip bir uç devresi fiber optik alıcılar için yeterli olabilmektedir. Sıklık (frekans) domenindeki düzgün sıklık tepesi ve yeterli bant genişliği ölçümleri, çıkıştaki işaretin şeklinin düzgün olabilmesi için yeterli değildir. Dolayısıyla işaretin evresindeki (phase) değişimler de gözlemlenmelidir. Yeteri kadar doğrusal olmayan evre tepkesi ya da düşük evre paylı işaret, geçici rejim (transient) ölçümlerinde aşımlara neden olabilmektedir. Gürültü ve hız arasındaki optimizasyonda TIA’nın kazancı, düşük güçlü ve tek besleme kaynağına sahip olması gibi diğer önemli ve ayırt edici özelliklerin de eklenmesiyle, TIA tasarımında bu özelliklerin arasından istenen hız için en optimum performansı sağlayacak sonuçlar elde edilmeye çalışılmalıdır. Çünkü sahip olunan yarı iletken teknolojisinin özellikleri ulaşılabilecek performansı büyük ölçüde belirlemektedir. Büyük geçiş-empedansı (transimpedance) kazancı elde etmek aynı zamanda büyük bant genişliği elde etmeyi sınırladığından genellikle ikincil kuvvetlendiriciye ihtiyaç duyulur. Bu ikincil kuvvetlendiriciler farksal yapıya sahiptir. CDR’deki veri çözümleme işlemi için birkaç yüz mili volt yeterli olabilmektedir. Dolayısıyla TIA’dan elde edilecek 50-60 dBΩ mertebelerindeki kazanca ilaveten 30-40 dB aralıklarında ikincil kuvvetlendiriciye ihtiyaç olacaktır. TIA’nın fark kuvvetlendiricisi şeklinde tasarlanması güç kaynağı dalgalanmalarını, ortak biçim gürültüsünü ve parazitik etkenlerin neden olabileceği kararsızlık sorunlarını büyük ölçüde giderir. Aynı zamanda ikincil kuvvetlendiricide ayrıca bir referans gerilim üretecini gerekli kılmaz. Bu anlamda farksal yapıyı ihtiva eden TIA tekil yapıya göre daha avantajlıdır. Ancak farksal yapıdaki ilave tranzistorlar ve tümdevre elemanları, gürültünün artmasına dolayısıyla duyarlılığın kötüleşmesine de neden olacaktır. İlaveten, foto diyotun tek çıkış üretmesine karşılık TIA’nın iki girişi olması, asimetrik sorunlara neden olacaktır. Bunun için bu çalışmada foto diyot TIAnın diğer ucunda da modellenmiştir. TIA tasarımında yukarıda belirtilen performans ölçütlerine ulaşmak için geliştirilen/sunulan değişik devre yapıları ve performans arttırıcı teknikler kaynaklarda vardır. Bu çalışmada bunlara değinilmiş ancak tasarlanan devrenin iyi sonuçlar vermesiyle bu yapıları kullanmaya gereksinim kalmamıştır. Bu çalışmada 10 Gbit/s hızındaki fiber optik uygulamaları için fiber optik alıcının en önemli katlarından birisi olan geçiş-empedansı kuvvetlendiricisi (transimpedance amplifier) tasarlanmış, devrenin benzetimleri gerçekleştirilmiş ve sonuçları sunulmuştur. Söz konusu yarı iletken teknolojisi ile en iyi devre yapıları ve mimarileri incelenmiş, analizleri ve benzetimleri yapılmıştır. En iyi sonuçlar paralel-direnç geri besleme devresi kullanılarak elde edilmiştir. Düzgün bir sıklık tepesi ile 9 GHz kesim frekansı elde edilmiştir. İlaveten, oldukça doğrusal evre tepkesi sonucuna ulaşarak, 1ps den daha az grup gecikmesi (group delay) değişimi elde edilmiştir. 58 dBΩ farksal TIA kazancı sağlanmış ve 1.061 μA toplam giriş gürültüsü ile 15 μApp elektrik duyarlılığı elde edilmiştir. En yüksek farksal çıkış işareti salınımı 320 mVpp’dir. Güç tüketimi tek besleme kaynağından, 3.3 V ile 71 mW’dır. Her bir TIA tasarımı için ayırt edici ölçüt olan ortalama giriş gürültüsü 11.18 pA/√Hz’dir. Gerçeklenen TIA, PA ile aynı kırmık içinde gerçeklenmemesi durumunda, S22 benzetimi 1 GHz ile 9 GHz arasında -15 dB’in altında kalacak şekilde elde edilmiştir. Gerçeklenen devre 10-Gbit/s hızı için ve SONET OC-192 standartları için uygun bir devredir.
  • Öge
    +10 Gs/s Zaman Aralıklı Adc İçin 65nm Cmos Teknolojisinde 8-bıt 1 Gs/s Adc Yapısı Ve 4-bıt Flash Adc
    (Fen Bilimleri Enstitüsü, 2015-10-21) Akdikmen, Alper ; Yalçın, Müştak Erhan ; 10090863 ; Elektronik ve Haberleşme Mühendisligi ; Electronic and Communication Engineering
    Haberleşme sistemlerinin veri aktarım sıklıkları ve bant genişlikleri sürekli olarak artmaktadır. Sayısal yarıiletken teknolojilerindeki gelişmeler, haberleşme sistemlerindeki işaret işleme kısımlarını sayısal domenine almıştır. Sayısal işaret işlemenin avantajları, ideal olmayan durumlara yüksek tolerans, gerçekleme kolaylığı, bir fonksiyonu gerçeklemek için gereken alanın dolayısıyla maliyetin düşük olması ve yeni teknolojilere taşınabilme olarak sayılabilir. Bu avantajlardan faydalanmak için analog işaretleri sayısal domene almada köprü görevi görecek yüksek hızlı analog-sayısal dönüştürücülere(ADC) ihtiyaç vardır. Kablolu ve kablosuz haberleşme teknolojilerinde 10 GHz'yi de aşan bant genişlikleri tek kanallı ADCleri bu iş için elverişsiz kılmaktadır. Zaman aralıklı ADCler gerek ulaşabilecekleri dönüştürme hızı gerek güç verimliliği açısından iyi bir aday olarak karşımıza çıkar. Zaman aralıklama, tek kanallı eş ADClerin sıra ile kullanılması esasına dayanmaktadır. Sıradaki örneği alan ADC, sıra tekrar kendisine gelene kadar bu örneği dönüştürür. Dolayısıyla toplam dönüştürme hızı, tek bir dönüştürücünün hızı ile kanal sayısının çarpımı kadar olmaktadır. Bu şekilde yüksek dönüştürme hızları elde edilebilir. Ayrıca bu şekilde tek kanal ADCler daha fazla hız elde etmek için güç bakımından verimsiz oldukları noktalara itilmez ve daha verimli yapılar ortaya çıkar. Zaman aralıklı ADClerdeki kanal uyumsuzlukları performansı düşürmektedir. Bu hatalar temel olarak dengesizlik, kazanç ve zamanlama uyumsuzluklarından ileri gelmektedir. Zamanlama hataları kestirilmeleri ve düzeltilmeleri noktasında diğerlerinden daha zorludur ve bu durum yüksek frekanslarda daha da zorlaşmaktadır. Zaman aralıklı ADClerdeki zamanlama hatalarının kestirilmeleri ve düzeltilmeleri güncel bir araştırma konusu teşkil etmektedir. Hataların kalibrasyonu ön planda veya arka planda yapılabilir. Arka planda yapılan kalibrasyon sistemin işlerliği ile ilgili herhangi bir sıkıntı yaratmaması ve değişen çevre şartlarına uyum sağlayabilme esnekliği açısından daha avantajlıdır. Zaman aralıklama hataları frekans spektrumunda çıkıntılar(spur) oluşturmaktadır. Bu çıkıntılar, güçlü olmaları durumunda alıcı kısmındaki devreleri sıkıştırma noktasına iterek modülasyonlu işaretlerin sezilmesini zorlaştırabilir veya giriş işaretini tamamen engelleyebilirler. Dolayısıyla kanal uyumsuzluk hataları özellikle kablosuz haberleşme sistemleri için sorun teşkil etmektedir. Bu sorunlardan kurtulmak için kanalları rastgele kullanmaya dayanan bir teknik önerilmiştir. Bu teknik ile kanallardan kaynaklanan hatalar çıkışa rastgele bir sırayla etki yaptıklarından gürültü gibi bir karaktere geçerler. Dolayısıyla frekans spektrumundaki çıkıntılar söndürülmüş olur. Tekniğin bir diğer avantajı arka planda çalışmasıdır. Ancak dikkat edilmelidir ki bu teknik bir hata düzeltme tekniği değildir, dolayısıyla sistemin işaretgürültü oranını iyileştirmemektedir. Kanal uyumsuzluk hatalarının kestirilmesi gibi, saat işaretlerinin dağıtılması da artan kanal sayısı ile zorlaşmaktadır. Ayrıca yüksek kanal sayısına sahip olan zaman aralıklı ADClerde saat işareti dağıtımının tükettiği güç yüksek seviyelere ulaşabilir. Belli bir dönüştürme hızı için kanal sayısını düşük tutmak ise kanal ADClerinin dönüştürme hızlarını arttırmak ile mümkündür. ADClerin hızları yüksek tutulurken aynı zamanda güç verimliliği de yüksek tutulmalıdır. Bu hedefler doğrultusunda 8-bit 1 GS/s bir çevrimde birden fazla bit dönüştüren bir SAR ADC yapısı önerilmiştir. Bir çevrimde birden fazla bit dönüştüren SAR ADCler, tek kanalda yüksek hızlara çıkmak konusunda sıkça kullanılan bir yöntem olarak karşımıza çıkmaktadır. Bunun yanında ilk üç en anlamlı bit bir flash ADC ile dönüştürüldüğünden önemli hız kazanımları elde edilir. Flash ADC çıkışında bir kod çözücü yapısı kullanılmaması da zaman kazanımında etkilidir. Önerilen ADC yapısında özgün bir dönüştürme algoritması kullanılmaktadır. Algoritma temel olarak, dönüştürme fazlarına fazladan seviyeler eklemek ve fazların aralıklarını kesiştirmek sureti ile devre bloklarının hata toleranslarını arttırmasına dayanmaktadır. Bu nedenle herhangi bir kalibrasyon sistemine ihtiyaç duyulmaz dolayısıyla güç tüketimi azaltılabilir. Bu yapının gerçeklenebilmesi için çoklu seviye üreten bir ön kuvvetlendirici önerilmiştir. Önerilen ön kuvvetlendirici yapısı nedeniyle, algoritmadaki farklı fazlar için tek bir ön kuvvetlendirici kullanılabilmektedir. Bu sayede farklı ön kuvvetlendiricilerden kaynaklanacak dengesizlik uyumsuzluklarının da önüne geçilmiş olur. Yüksek hızlı veri dönüştürücülerin gerçeklenmesindeki en etkili devre bloğu, kendisi de 1 bitlik bir ADC olarak sayılabilecek karşılaştırıcı devreleridir. Karşılaştırıcı devresinin hızı, doğruluğu ve güç tüketimi bir ADCnin ilgili performans parametrelerini doğrudan etkilemektedir. Yüksek karşılaştırma hızlı özgün bir gömülü ön kuvvetlendiricili karşılaştırıcı devre önerilmiştir. Yapı geleneksel dinamik sezme kuvvetlendiricisi devresi temel alınarak tasarlanmıştır. Ek olarak giriş farksal kuvvetlendirici bölümüne bir statik akım kaynağı bağlanmıştır. Bu şekilde dinamik karşılaştırıcı yapısına ön kuvvetlendirici gömülmüş olur. Yapı geleneksel yapılara nazaran, hız, dengesizlik, güç tüketimi ve geri tepme gürültüsü açısından iyileştirmeler içermektedir. 8-bit 1 GS/s bir çevrimde birden fazla bit dönüştüren SAR ADC yapısı, ilk 3 biti olabildiğince hızlı dönüştürmek için bir flash ADC yapısı kullanmaktadır. Flash ADC yapılarının önemli hız avantajlarına rağmen, karşılaştırıcı devrelerin dengesizlik ve geri tepme gürültüsü performansı düşürmektedir. Önerilen gömülü ön kuvvetlendiricili karşılaştırıcı devresi dengesizlik performansını ve geri tepme gürültüsünü iyileştirmektedir. Ancak geri tepme gürültüsünden kaynaklanan hataları tam olarak çözmek adına, referans gerilimleri de giriş işaretleri gibi örneklenebilir. Bu teknik ile karşılaştırıcı geri tepme gürültüsünün giriş ve referans gerilimi üzerindeki etkisi eşitlenmekte ve geri tepme gürültüsünün etkisi bertaraf edilmektedir. ADC girişleri örneklenerek geldiğinden ve örnekleme devrelerindeki bir hata doğrudan ADCye iletileceğinden bu devrelerin performansı çok önemlidir. Çapraz bağlamalı anahtar tekniği kullanılarak anahtarların doğrusallığı iyileştirilmiştir. Aynı zamanda çapraz bağlama tekniği anahtar yük enjeksiyonu hatasını giriş işaretinden bağımsız hale getirmektedir. Bu durum, yukarıda bahsedilen referans örnekleme tekniği ile birleştirildiğinde flash ADC için önemli bir doğruluk iyileştirmesi sağlamaktadır. ADC blokları ST Microelectronics 65 nm CMOS teknolojisinde tasarlanmış ve serimleri yapılmıştır. Serim sonrası benzetim sonuçları tasarımların ve kullanılan tekniklerin doğruluğunu göstermektedir. Tasarlanan ADC Haziran 2015'de üretime yollanmıştır. Kasım 2015'de ölçümlere başlanması planlanmaktadır.
  • Öge
    2-boyutlu özbağlanımlı alanların kafes süzgeçleri ile modellenmesi
    (Fen Bilimleri Enstitüsü, 1992) Haseki, Mustafa ; Kayran, Ahmet H. ; 21737 ; Elektronik Mühendisliği
    İşaret işleme alanına son zamanlarda girmiş bir konu olan 2-Boyutlu (2-B) kafes süzgeç teorisi, 1-B kafes süzgeç modelleri ile paralellik kurularak geliştirilirler. 1-B durumda, süzgeç mertebesi bir derece artarken, süzgeç girişinde kullanılan veri desteğindeki örnek sayısı da bir tane arttığından, giriş verisi, elde edilen süzgeç katsayıları tarafından tam olarak modellenebilmektedir. Oysa, 2-B yapıda süzgeç mertebesindeki her bir artışa karşılık veri desteği 2-B olarak genişler. Dolayısıyla, her mertebesinde gerekli sayıda katsayı üretemeyen süzgeç yapılan, 2-B alanların modellenmesinde yetersiz kalırlar ve bilgi kaybına sebebiyet verirler. 2-B kafes süzgeç yapılarında, 2-B alanların doğalarına bağlı olarak biri ileri diğer üçü geri yönde olmak üzere dört doğrultuyu temsil eden süzgeçler mevcut tur. Bu süzgeçler, kafes süzgeç yapısının ortak ortamında doğrusal olarak birleştirilerek yansıma katsayıları adı verilen kafes süzgeç katsayıları elde edilirler. Geri yönde işleyen süzgeçlerin kullandığı alanların sayısı ise Kafes süzgeç katsayılarının adedini etkilerler. Veri desteğinin 2-B olarak artmasına karşın, geri yöndeki süzgeçlerde kullanılan alanların sayısı, bir müdahelede bulunulmaz ise doğrusal olarak artar. Bu noktadan yola çıkarak, 2-B alanların daha iyi modellenebilmesi için, geri yönde kullanılan alanların sayısının belli bir düzen dahilinde her bir kafes süzgeç mertebesi için artırılması gündeme gelmiştir. Bu tezde tanıtılan yeni geliştirilmiş 2-B kafes süzgeç yapısı (Further Improv ed Lattice Filter - FILF), bu yönde kendine has bazı değişiklikler ortaya koyarak, 3. dereceden özbağlanımlı (Autoregressive - AR) alanların da tam olarak modellenebilmesini hedeflemiştir. FILF süzgeç, giriş verisi olarak çeyrek-düzlem desteğe sahip AR alanları kullanmaktadır. Yani, süzgeç girişindeki 2-B veri düzlemi sadece bir çeyreğinde sıfırdan farklıdır ve sadece geçmişteki değerler kullanılarak üretilir. FILF süzgecinin her üç mertebesi ayrı ayrı ele alarak, bu mertebel erdeki geliştirme ve ilaveler ortaya konmuş ve hata alanlarının üretilmesi için kullanılan yapı anlatılmıştır. Ayrıca, 2-B transfer forksiyonları ile süzgeç katsayıları arasındaki ilişki ortaya çıkarılmıştır. Bu katsayılardan faydalanılarak 2. ve 3. derece den katsayı matrisinin elemanları hesaplanmıştır. Yeni süzgeç yapışma ait bilgisayar benzeşimi ve çeşitli örnekler için bulunan, teoriyi destekleyici sonuçlar da ayrıca sunulmuştur.
  • Öge
    2-boyutlu Seyrek Özbağlanımlı Modelleme İle Radar Hedef Sınıflandırma
    (Fen Bilimleri Enstitüsü, 2015-10-22) Sarıkaya, Koray ; Erer, Işın ; 10038708 ; Elektronik ve Haberleşme Mühendisligi ; Electronic and Communication Engineering
    Sentetik açıklı radar görüntülemede kullanılan geleneksel yöntem hızlı ve işlem maliyetinin düşük olması nedeniyle 2 boyutlu Fourier dönüşümüdür. Radar görüntülemede menzil çözünürlüğü frekans bant genişliğine, çapraz menzil çözünürlüğü ise gözlem açı aralığına bağlı olduğundan 2 boyutlu Fourier dönüşümüyle yüksek çözünürlüklü görüntü elde edebilmek için geniş bant-geniş gözlem açı aralığında veri toplamak gerekmektedir. Ancak gerçek hayatta gerçekleştirilen uygulamalarda bu koşulları sağlamak oldukça zordur. Dar bant-dar açı koşullarında 2 boyutlu Fourier dönüşümü istenen çözünürlüğü sağlayamamaktadır. Literatürde bu problemin çözümü için yüksek çözünürlüklü spektral kestirim yöntemleri kullanılmaktadır. Bu çalışmada spektral kestirim yöntemlerinden MUSIC (Multiple Signal Classification) ve özbağlanımlı (Auto-Regressive) modelleme metodlarına değinilecektir. MUSIC algoritması ile radar hedef görüntülemede gürültü saçıcıları başarılı bir şekilde bastırılmasına rağmen veri toplanan frekans bandı ve açı sektörü daraldıkça radar hedef görüntüsünde bozulmalar önemli ölçüde artmaktadır. Özbağlanımlı (AR) modellemede ise dar frekans bandı ve açısal sektörde hedef radar görüntüsü korunsa da çok sayıda sahte saçıcılar oluştuğundan görüntüde hedef ile arka plan ayrımı zorlaşmaktadır. Özbağlanımlı modellemede sahte saçıcıların bastırılması amacıyla tekil değer ayrışımı (singular value decomposition-SVD) kullanılır. Bu yöntem özbağlanımlı modelleme ile elde edilen radar hedef görüntüsünde sahte saçıcıları bastırmayı başarsa da radar hedef görüntüsünde veri kaybını engelleyemememektedir. Bu çalışma kapsamında önerdiğimiz seyrek özbağlanımlı (sparse AR) modelleme yönteminde ise veriler dar frekans bandı ve açısal sektörde toplansa dahi sahte saçıcılar başarılı bir şekilde bastırılmaktadır. Ayrıca bu işlemi yaparken görüntülenmesi amaçlanan hedefin görüntüsünde oluşabilecek bozulmayı önemli ölçüde engellemektedir.
  • Öge
    2. ve 3. nesil CDMA temelli mobil haberleşme protokolleri
    (Fen Bilimleri Enstitüsü, ) Yavuz, Barış ; Durusoy, Günsel ; Elektronik ve Habeleşme Mühendisliği ; Electronics and Communication Engineering
    Bu çalışmanın temel amacı, IS-95 ve IMT-2000 gibi mevcut veya gelecekte uygulanması düşünülen CDMA temelli mobil sistemleri incelemektir. Burada, ilk olarak Yayılmış-Spektrum haberleşmenin ve CDMA'in temelleri verildikten sonra IS-95 CDMA ve genişbantlı CDMA hava arabirimi detaylı biçimde tanıtılmıştır. Genişbantlı CDMA hava arabirimi için, Avrupa ve Japonya'da kabul edilen WCDMA (UMTS) incelenmiştir. Simülasyon yardımıyla, bir IS-95 ileri-yön (DL) bağlantısı gerçekleştirilmiş ve aynı bağlantı için konvolüsyon kodlama ile doğrudan yayma karşılaştırılıp, düşük SNR değerleri için konvolüsyon kodlama kullanılmadığı durumlar için de kabul edilebilir BER değerleri elde edilebildiği gösterilmiştir. Gene simülasyon yardımıyla, Mobil kullanıcı hızının kanal modeline nasıl bir etki yaptığı gösterilerek BER'in değişimi çıkartılmış, CDMA sisteminde aynı hücre kullanıcılarının neden olduğu girişimlerin ve Yayma Faktörü'nün sistem performansına etkisi incelenmiş; yüksek Yayma Faktör'leri için sistem performansı açısından daha iyi sonuçlar elde edilebileceği gösterilmiştir.
  • Öge
    2.4 Ghz Aktif Enduktans Tabanlı Lc Vco Tasarımı
    (Fen Bilimleri Enstitüsü, ) Şahin, Alphan ; Tarım, Nil ; Elektronik Mühendisliği ; Electronics Engineering
    Bu tez çalışmasında, UMC013 013 0.13 um CMOS prosesi ile 2.4GHz merkez frekanslı aktif endüktans tabanlı LC osilatörleri tasarlanmıştır. LC VCO yapısında bulunan elemanların faz gürültüsüne etkileri ayrı ayrı incelenerek aktif endüktans ile yapılan bir LC tankının etkisinin oldukça baskın olduğu analitik olarak hesaplanmış ve simulasyonlarda görülmüştür. Bu yüzden LC tankın faz gürültüsüne katkısı minimum olacak şekilde aktif endüktans tasarlanmıştır. LC VCO yapılarının faz gürültüsü performanslarını karşılaştırmak amacıyla 4 ayrı aktif endüktans tabanlı LC VCO tasarlanmıştır. Ayrıca UMC013 prosesiyle pasif endüktans kullanılarak elde edilebilen minimum faz gürültülü LC VCO bulunup, tüm sonuçlar birlikte değerlendirilmiştir. Faz gürültüsü açısından en iyi elde edilebilen aktif endüktanslı LC VCO devresi, bağlantı ucu NMOS olan aktif endüktans ve PMOS çapraz bağlı negatif direnç yapısı ile elde edilmiştir. Optimize edilen faz gürültüsünün şematik değeri 1MHz ofset frekansında -89dBc/Hz olarak bulunmuştur. Devre, 2.14GHz-2.71GHz frekans bölgesinde osilasyon yapabilmekte ve 1mA-3mA arasındaki akım değerleri ile osilasyon frekansı ayarlanabilmektedir. 1.2V besleme geriliminden çekilen akım ise 20.69mA değerindedir.
  • Öge
    2.4 GHz amplitude peak detector and analog-to-digital converter design for energy harvesting applications in bioimplants
    (Fen Bilimleri Enstitüsü, 2020) Aydınoğlu, Onur ; Karalar, Tufan Coşkun ; 637379 ; Elektronik ve Haberleşme Mühendisliği ; Electronics and Communication Engineering
    Tümdevre teknolojisinin 20. Yüzyılın yarısından sonraki hızlı ilerleyişi çok sayıda endüstriyi ve insanların yaşam biçimini yoğun bir biçimde değiştirmiştir. Bu ilerleme sonucu gelişen ve karmaşıklaşan sayısal devreler elektronik cihazların hesaplama gücünü, tümdevrelerle gerçeklenerek hızlanan ve ayrık devrelere kıyasla çok daha küçük alana sığdırılabilen analog devreler de fiziksel dünyayla bağlantılı büyüklüklerin kontrolünde kullanılan sistemlerin performansını ve ulaşılabilirliğini büyük ölçüde artırmıştır. Buna ek olarak, analog ve sayısal devrelerin aynı yonga üzerinde birleştirildikleri karışık-işaret devreler, CMOS üretim süreçlerinde üretilebilen bazı sensör devreleri ile birlikte system-on-chip (SoC) diye isimlendirilen ve aynı yonga üzerinde sensör ile fiziksel büyüklükleri ölçüp, analog devreler ile bu işaretleri sayısal devrelere hazırlayan, sayısal devrelerle de bu büyüklükler üzerinde hesaplamalar yapabilen çok küçük cihazların tasarlanmasına imkân sağlamıştır. Transistör kanal uzunluklarının mikron altı boyutlara inmesi, bu uygulamalar için başka alanların da önünü açmıştır. Çip teknolojisinin açtığı yeni alanlardan biri de vücut içine yerleştirilebilen mikroimplantlardır. Biyomedikal araç ve gereçler için birçok fonksiyonun küçük bir alan içerisinde bütünleştirilebildiği elektronik tasarımlar hayatı kolaylaştırıcı, hatta kurtarıcı olabilmektedir. Çiplerin mikroimplantlarda kullanılabilmesi pek çok imkân sağladığı gibi, beraberinde bazı zorluklar da getirmektedir. Bunların en önemlisi devreye güç sağlanması ve devrenin harcadığı güç problemidir. Alışılagelmiş elektronik devre tasarımları şarj edilebilir pil, şebeke gibi düzenli güç kaynaklarına erişim sağlayabilirken; vücut içine yerleştirilmiş bir devreye dışarıdan temas edebilen bir güç kaynağı kullanabilmek veya pil değiştirebilmek için vücut bütünlüğüne zarar verebilecek bir operasyon olabileceğinden dolayı imkân dâhilinde değildir. Bu sebeple öncelikle bu implantlara herhangi bir temas olmadan enerji sağlayabilecek sistemler temin edilmeli, aynı zamanda da bu cihazların harcadığı güç minimize edilmelidir. Biyoimplantların bu gereksinimlerine hitap etmesi amacıyla, farklı güç temin yöntemleri bulunmaktadır. Bunlardan biri de, radyo frekansı (RF) işaretler, mekanik titreşimler gibi olaylardan elde edilen gerilimlerin hasadı ile enerji elde edilmesidir. Bu çalışmanın yer aldığı projede, biyomedikal uygulamalar için 2.4 GHz RF işaretten enerji hasadı için bir güç yönetim tümdevresi tasarlanmıştır. Projede üç ana blok bulunmaktadır. Güç yönetim bloğu, bir anten vasıtasıyla implant dış ünitesinden iletilen 2.4 GHz işareti bir doğrultucu ile DC gerilime çevirmekte, yük pompası ile daha yüksek bir DC seviyesine getirip bir kapasite üzerine depolayarak güç sağlamaktadır. Bu çalışmanın gerçeklediği genlik tepe detektörü ve analog sayısal çevirici (ADC) de gelen 2.4 GHz işaretin genliğini belirleyip, bu değeri ADC ile sayısal veriye çevirerek implantın dış ünitesine iletecek olan verici bloğuna hazırlamakla görevlidir. Son olarak verici bloğu, ADC ile sayısal veriye çevrilmiş genlik ölçümünü dış üniteye iletmektedir. Güç yönetim ünitesinin kapasite üzerine depolanacak gerilim değerini doğru ayarlayabilmesi için, belirli bir giriş işaret seviyesini doğrulttuktan sonra belirli bir sayıda yük pompası katından geçirmesi gerekmektedir, bu sebeple gönderilen bu genlik seviyesi bilgisi dış ünitenin ilettiği işareti ayarlayabilmesi için önem arz etmektedir. RF işaret genliğinin belirlenmesi için tasarlanan devrede genlik tepe değeri detektörleri (GTDD) için sıklıkla kullanılan diyot kapasite ikilisi kullanılmamıştır. 200 mV ile 900 mV arasında olan genlik belirleme aralığının büyük kısmı, diyotun ileri geriliminin altında kalmaktadır. Bunu aşmak için kullanılabilecek kutuplama devreleri ise güç tüketimini artıracağından iki transistörlü farklı bir devre topolojisi kullanılmıştır. Sonuç olarak belirlenen aralıkta kazançtan feragat edilmesine rağmen, ortalama güç tüketimi 8 µW'dan daha az olmakla beraber en kötü koşulda 1.6 µs'den daha hızlı ayarlama süresine sahip bir GTDD tasarlanıp serimi yapılmıştır. 200 mV – 900 mV aralığı için alınan çıkış benzetim sonuçlarında 553 – 918 mV arası, ölçüm sonuçlarında 600 – 918 mV arası olmuştur. Çalışmanın ikinci bölümü olan ADC genlik tepe değeri detektörünün 2.4 GHz giriş işaretinden elde ettiği DC gerilimi 8 bitlik sayısal işarete çevirmektedir. Düşük güç tüketimi, projenin gereksinimlerine uygun hız ve çözünürlük düzeyi ve gerçekleştirilmesinin diğer mimarilere kıyasla daha kolay olması sebebiyle ADC mimarisi olarak ardışık yaklaşımlı (SAR) ADC seçilmiştir. Bilindiği üzere, SAR ADC üç temel bloktan oluşmaktadır. İlki örnekle-tut işlemi gerçekleştiren ve temelde bir anahtar veya birim kazançlı tampon ile kapasiteden oluşan blok, ikincisi karşılaştırıcı devresi, üçüncüsü de içerisinde çıkış bitlerinin tutulduğu ve dönüştürme işleminin ardışık bir biçimde yönetildiği mantık bloğudur. SAR ADC'lerin bir avantajı da mantık bloğunda dönüştürme işlemine ek olarak ADC'ye bağlı olarak kullanılan diğer devrelerin de bazı girişleri dönüştürme işlemine senkronize bir biçimde kontrol edilebilmektedir. Bu çalışmada da SAR mantık bloğunun bu özelliği hem elde edilen sayısal çıkışın vericiye ulaştırılmasında, hem de örnekleme kapasitesinin alacağı girişin belirlenmesinde, hem de GTDD'nin kullanılmadığı süreçte besleme geriliminden kesilerek güç tüketiminin azaltılmasında kullanılmıştır. ADC farklı çalışma rejimleri için 3 bitlik bir kip girişi ile kontrol edilmektedir. GTDD de ADC'nin kontrol bloğuna bağlı olarak çalışmaktadır. GTDD ile ADC'nin biri asıl, dördü test olmak üzere beş farklı çalışma kipi bulunmaktadır. Devrenin fonksiyonunu yerine getirdiği asıl çalışma kipinde, dışarıdan gelen bir başlatma işaretiyle ADC, GTDD'yi çalıştırıp, çıkışındaki analog işareti sayısala işarete dönüştürmekte ve başına 2 bitlik bir kod ekleyip 2.5 MHz'lik asıl saat işareti sayaç ile 32'ye bölerek bu başına kod eklenmiş sayısal çıkışı 78 kHz'lik bir saat hızıyla verici bloğa göndermektedir. Bu gönderim sona erdiğinde tekrar başlatma işareti gelene kadar devre tekrar çalışmaz. Birinci test kipinde, GTDD sürekli olarak örnekleme kapasitesine genlik seviyesini depolamaktadır ve çıkışta bu kapasitenin üzerindeki analog değer alınmaktadır. Bu kipte ADC dönüştürme işlemi yürütmemektedir. İkinci test kipinde ise ADC, başlat işareti geldiğinde GTDD'yi çalıştırmadan, dışarıdan gelen bir analog işareti sayısala işarete dönüştürmekte ve başına 2 bitlik bir kod ekleyip 2.5 MHz'lik asıl saat işareti sayaç ile 32'ye bölerek bu başına kod eklenmiş sayısal çıkışı 78 kHz'lik bir saat hızıyla verici bloğa göndermektedir. Bu kipte de ADC sürekli dönüştürme yapmamaktadır, yonga içerisindeki güç yönetim ünitesinden gelen dönüştürme başlangıcı işareti ile başlatarak 8 bitlik bir dönüşüm işlemi yürütüp verici bloğa gönderdikten sonra tekrar başlangıç işaretinin gelişini beklemektedir. Üçüncü kipte, ADC GTDD'nin çıkışını alıp yavaşlatmadan, dönüşümün gerçekleştiği hızda ve başına kod eklemeksizin çıkışa vermektedir. Dördüncü test kipinde yine ikinci test kipine benzer biçimde GTDD çalıştırılmadan dışarıdan alınan analog giriş dönüştürülmektedir. Bu kipin ikinci test kipinden farkı ise, aynı üçüncü test kipindeki gibi, herhangi bir başlangıç işaretine ihtiyaç duymadan sürekli dönüşüm yapması ve herhangi bir yavaş saat hızıyla senkronize etmeksizin 2.5 MHz'lik asıl sayaç frekansında seri bir biçimde dışarı verilmektedir. Proje kapsamında GTDD'nin ve ADC'nin şematik tasarımları yapılmış, ADC'nin mantık bloğu için bir Verilog kodu yazılmış, devrelerin serimleri yapılmış ve üretime gönderilmiştir. Devreler TSMC'nin 40 nm üretim sürecinde tasarlanmıştır. Üretim sonucu GTDD'nin ölçümü alınabilmişken, mantık bloğunun gerçekleştirilmesindeki bir hata sebebiyle ADC çalıştırılamadığından ADC için benzetim sonuçları değerlendirilmiştir. Sayısal çıkışın da alınabilmesi için de, GTDD'nin çıkış değeri bir FPGA kartı üzerinde bütünleşmiş edilmiş bir ADC ile beraber sayısala çevrilerek sayısal çıkış ölçümü alınmaya ve bu çıkışla verici bloğu üzerinden veri gönderimi yapılmaya çalışılmıştır. Tez beş bölüme ayrılmıştır. Giriş bölümünde projenin genel özellikleri, gerçekleştirilmesinin ardındaki motivasyon ve tezdeki çalışma için tasarım gereksinimleri gösterilmiştir. İkinci bölümde devre için kullanılan blokların genel çalışma prensibi anlatılmıştır. Üçüncü bölümde gerekli fonksiyonları gerçekleştiren devrelerin gerçekleştirilmesi, şematik tasarımı ve serim süreci gösterilerek ortaya çıkan devrelerin çalışma biçimleri anlatılmıştır. Dördüncü bölümde benzetim ve ölçüm sonuçları gösterilmiş, son bölümde de tasarımın benzer yayınlarla karşılaşması yapılmış, tasarımın son ürünü için yapılabilecek muhtemel geliştirmeler belirtilmiştir.
  • Öge
    2.4 GHz CMOS PLL frequency synthesizer
    (Institute of Science and Technology, 2002) Pak, Burçin ; Leblebici, Duran ; 126854 ; Electronics Engineering
    Bu çalışmada, PLL devrelerinin teori, tasarım ve analizi incelenmiş ve 2.4 GHz CMOS PLL Frekans Sentezleyici devresi UMC 0.18 um dijital-prosesi kullanılarak gerçeklenmiştir. Tasarım otomasyonu sağlamak amacıyla MATLAB, Simulink ve AHDL PLL modelleri hazırlanmıştır. PLL devrelerinin simulasyon zamanım azaltmak amacı ile bazı simulasyon teknikleri önerilmiştir. Zaman ve frekans domenlerinde faz gürültüsü simulasyon teknikleri detaylı bir şekilde incelenmiştir. Yeni bir faz-frekans algılayıcı yapısı gerçeklenmiştir. Bu yapı sayesinde, yük- pompası devresinde çok büyük akım farkları oluşsa bile, PLL'in statik faz hatası sıfıra yakın olmaktadır. Gerilim kontrollü osilatör, diferansiyel bir ring-osilatör olarak gerçeklenmiştir. Bu yapının besleme gerilimi duyarlılığı oldukça düşüktür. Gerilim kontrollü osilatör çıkışındaki işareti kuvvetlendirmek amacı ile yeni bir kuvvetlendirici yapısı önerilmiştir. Frekans bölücünün 64 gibi sabit bir bölme oram gerçeklemesi istenmektedir. Bu amaçla TSPC yapısı kullanan D flip-fiop'lar ile asenkron bölücü yapılmıştır. TSPC yapısı oldukça yüksek frekanslarda çalışmaya olanak sağlamaktadır. Bu yapı sayesinde frekans bölücü 8.5 GHz frekansına kadar çıkabilmektedir. Çıkış gürültü şartı tek basma PLL ile gerçeklenememiştir. Bu nedenle PLL devresinin çıkışına, gürültü süzgeci olarak bir DLL devresi tasarlanmıştır. PLL devresi normal şartlar altında 18 mW güç harcamakladır. DLL devresi ise bundan az olmakla birlikte buna yakın bir güç harcamasına sahiptir. PLL tasarımının toplam alam ise 200 um x 1 1 0 um'dir.
  • Öge
    2.4 Ghz Düşük Güçlü Lc Vco Tasarımı
    (Fen Bilimleri Enstitüsü, ) Orhan, Volkan ; Palamutçuoğulları, Osman ; Elektronik Mühendisliği ; Electronics Engineering
    Bu çalışmada, Bluetooth uygulamalarında kullanılmak üzere 2.45GHz merkez frekansında çalışan, frekans ayarlaması 2.2GHz ile 2.7GHz arasında değişen, düşük güç (2mW) tüketimi sağlayan bir LC GKO (VCO) tasarlanmıştır. Faz gürültüsünü minimize etmek maksadıyla 4 bit anahtarlamalı IMOS dizisinden yararlanılmıştır. Ayrıca frekansın ince ayarı için kapasite kuplajlı diyot varaktör devresi eklenmiştir. Bu frekans ayarlama tekniğinin faz gürültüsüne etkisi en kötü hal için 50kHz ofsette yaklaşık olarak 2dBc/Hz olup yüksek ofsetlerde yok denecek kadar azdır. Devrenin kaba kontrol gerilimleri 1.4V ve 0V olup, ince ayar gerilimi ise 0.5V ile 1.4V arasındadır. Besleme geriliminin 1.4V olduğu dikkate alındığında devre yüksek entegrasyon olanağı sunmaktadır. Faz gürültüsü 50kHz ofsette -88.6dBc/Hz ile -94.36dBc/Hz arasında olup 3MHz ofsette ise -128.3dBc/Hz ile -130.5dBc/Hz değerlerine ulaşmaktadır.Bu devreye ek olarak daha düşük gerilimli farklı topolojiler aynı akım akıtacak şekilde tasarlanmış ve tezin aynı zamanda ISM bandında çalışan düşük güç sarfiyatı isteyen uygulamalarda gerekli olacak bir GKO ihtiyacı için karşılaştırmalı bir çalışma olması sağlanmıştır.
  • Öge
    28 Nm Prosesinde Örnek İkinci Kuşak Akım Kontrollü Akım Taşıyıcı Yapıları Tasarımı Ve Uygulamaları
    (Fen Bilimleri Enstitüsü, ) Armağan, Emrah ; Kuntman, Hakan ; 461040 ; Elektronik Mühendisliği ; Electronics Engineering
    Bu çalışmada, gerilim modlu devrelere kıyasla sahip oldukları üstün yanlarından yararlanılarak akım modlu devrelerden ikinci kuşak akım kontrollü akım taşıyıcı yapılarının tasarımı ve örnek devrelerin uygulamalarının 28nm CMOS prosesinde gerçeklemeleri yapılmıştır. Çalışmaya öncelikle karmaşıklaşan haberleşme ihtiyacının meydana getirdiği sorunlar incelenerek başlanmıştır. Yeni standartlara uygun ve haberleşme alanında var olan problemlere çözüm öneren yapıların incelemesi yapılmış ve önerilecek devre yapısının sağlaması gereken özellikler belirlenmiştir. Hedeflenen özelliklerin belirlenmesinin ardından tasarımı yapılacak akım kontrollü akım taşıyıcı yapıları teorik incelemeleri ile verilmiş ve karakteristik özellikleri gözlenmiştir. Daha sonra tasarımı yapılan devre yapılarının uygulamaları olarak frekans atik filtre yapısı ile çok modlu filtre yapısı gerçeklenmiş ve benzetim sonuçları gözlenmiştir. Son olarak elde edilen yapıların serim çizimleri gerçeklenmiş ve sonuçlara etkileri gözlenmiştir. Tasarımı yapılan devreler 28nm prosesinde gerçeklenen ve önerilen aktif filtreler olması açısından önemlidir.
  • Öge
    5.7ghz E-sınıfı Güç Kuvvetlendiricinin Zarf Yoketme Ve Yeniden Oluşturma Tekniğinin Uygulanımı Amacıyla Optimize Edilmesi
    (Fen Bilimleri Enstitüsü, ) Yumak, F. Figen ; Palamutçuoğulları, Osman ; Elektronik Mühendisliği ; Electronics Engineering
    Rekabetin yoğun olduğu günümüzde tasarımcılar hafif, boyutları daha küçük ve düşük güçle çalışan yüksek performanslı ürün geliştirmenin yollarını aramaktadırlar. RF alıcı uygulamalarında güç kuvvetlendiricileri en fazla güç sarfiyatının olduğu bölümdür. Kablosuz iletişim sistemlerinde güç küvvetlendiricisi verimi maliyeti direkt olarak etkilemektedir. Teorik olarak %100 verim elde edilebilen E-sınıfı güç kuvvetlendiricileri transistorların açık/kapalı durum geçişlerinde güç sarfiyatını minimize edebilmektedir. Ayrıca çıkış gerilimi kaynak gerilimi ile doğrusal değişmektedir. Bu çalışmada E sınıfı güç kuvvetlendiricilerinin tasarım metodları ele alınmıştır. 5.7 GHz de çalışan birinde toplu devre elemanları, diğerinde transmisyon hattı elemanları kullanımış E sınıfı güç kuvvetlendiricileri tasarlanmıştır. Her iki devrede de %50 güç ekli verim (GEV) ve 500mW çıkış gücü elde edilmiştir. Sinyaldeki bozulmayı azaltmak için başvurulan doğrusallaştırma yöntemi Zarf Yoketme ve Tekrar Oluşturma metodudur. E sınıfı kuvvetlendiricinin Zarf Yoketme ve Tekrar Oluşturma yöntemi kullanılarak doğrusallaştırılmasıyla IMD bileşenlerinde 7.5 dB azalmış olup seviyesi gerçek işaretin 20dB altındadır.
  • Öge
    8x100ms/s 10 Bit Zaman Aralıklı Pıpelıne Analog Sayısal Çeviricide Kullanılmak Üzere Tasarlanmış İzleme-tutma Devresi Ve Çarpıcı Dijital Analog Çevirici (mdac)
    (Fen Bilimleri Enstitüsü, ) Dağtekin, Nilay ; Zeki, Ali ; Elektronik Mühendisliği ; Electronics Engineering
    Bu çalışmada, 8x100MS/s zaman aralıklı çalışan yüksek çözünürlüklü pipeline analog sayısal çevirici için performans açısından çok kritik iki blok; izleme ve tutma devresi ile çarpıcı sayısal analog çevirici katları tasarlanmıştır. Çeviricinin ön uç devresi olarak, izleme tutma devresi kullanılması, çeviricinin doğrusallık gereksinimlerini önemli ölçüde azaltmıştır. Anahtarlanmış emetör izleyici yapısı ile tasarlanan izleme tutma devresi, Nyquist kriterinin altındaki frekanslar için 10 bit hassasiyet sunmaktadır. Tasarlanan geniş bantlı AB sınıfı kuvvetlendirici ise 12 bit analog sayısal çeviricinin 2.5bit çözünürlüğü olan ilk katında artık kuvvetlendirici olarak yer almıştır ve simulasyon sonuçlarına göre toplam çevrici hatası 1 LSB’den azdır. A sınıfı kuvvetlendirici ile kıyaslandığında güç tasarrufu yapılmadığı gözlenmiştir.
  • Öge
    Acil Durumlarda Mobil Terminalin Konumunun Bulunması
    (Fen Bilimleri Enstitüsü, 2016-02-08) Dizdaroğlu, Ezgi ; Akduman, İbrahim ; 10100854 ; Elektronik ve Haberleşme Mühendisligi ; Electronic and Communication Engineering
    İnsanlar kayboldukları zaman yollarını bulmak ve belirli bir rotada gidebilmek için değişik yöntemleri kullanırlar. Eski zamanlardan beri varolan araştırma merakı sayesinde insanlar uzaklara gitmiş ve gittiği yerleri keşfetmek ve geri dönüş yolunu bulmak için değişik yöntemler kullanmıştır. İlk zamanlarda gökyüzündeki yıldızları, çevredeki ağaçları, taşları gibi yer ve yönlerini bulmak için kullanılırken, sonradan gelişen teknolojiyle birlikte çeşitli yöntemler ve sistemler geliştirilmiştir. Bu yeni sistemler cisimlerin, binaların, cihazların veya insanların konumunun bulunmasında kulanılabilmektedir. Bu sistemler bina içi ve bina dışı olarak ikiye ayrılır. Çeşit ve amacına göre radyo dalagaları, kızılötesi ışınlar, sesötesi dalgalar, manyetik alanlar veya ses sinyallerini kullanabilirler. Bina dışında konum belirleyen sistemler, arananın bulunduğu alanın nasıl bir ortam olduğuna göre farklı çalışır. Yüksek binaların olduğu ortamda konum belirlemekle, ormanda konum belirleme ya da köy gibi seyrek yerleşim olan yerlerde konum belirleme kullanılan sistemlerin yöntem ve tekniği farklı olur. Bir diğer konu da veri toplayacak sistemlerin sayısı ve çalışma şelidir. Bina içindeki sistemlerde aranan cismi bulmak zordur, bu nedenle alanın genişliğine göre çok sayıda veri alıcı gerekir. Dışarıda kullanılan en yaygın sistem olan GPS'te konumunu arayan cihazın üç tane uydu ile arasında engel olmadan haberleşiyor olması yeterlidir. Engelsiz haberleşirken GPS iyi bir sistemken, kalabalık bir alanda uydu haberleşmesinin zayıf olduğu yerde GPS yetersiz kalacaktır. Her yöntemin avantajları ve dezavantajları olduğu için farklı durumlar için doğru sistemin seçilmesi gerekir. Mevcut konum belirleme sistemleri temel olarak 3 tekniğe dayanmaktadır. Bunlar literatürde "triangulation", "scene analysis" ve "proximity" olarak geçmektedir. Bu teknikler kullanılan sistemlerde tek başına ya da bir arada olabilmektedir. "Scene analysis" tekniği ile önceki durum karşılaştırması ile yeni objeler ve ortamdaki değişiklikler bulunabilir ya da aynı zamanda farklı noktalardan toplanan bilgi ile gözlemci ile ilgili bilgilere ulaşılabilmektedir. "Proximity" tekniği ise yakındaki cisimleri bulmayı sağlar. Bizim de kullandığımız sistemde olduğu gibi mevcut pek çok sistem ise "triangulation" kullanmaktadır. Bu teknik iki ya da üç ayrı noktanın aranan cismin olabileceği yere uzaklığından ya da yönünden faydalanma esasına dayanır. "Triangulation" tekniği başlıca iki kategoriye ayrılır: "lateration" ve "angulation". İlki mesafe ile ilişkili olup varış süresi (TOA), varış süresi farkı (TDOA) ve sinyal gücü ile ilgilidir. İkincisi ise geliş açısı (AOA), alıcı antenin genlik veya faz tepkisine bağlıdır. Acil durum araması yapan cep telefonu  kullanıcılarının  konumları, arama başlattığında yaklaşık olarak mevcut acil durum konum belirleme sistemleri tarafından bulunabilmektedir. Bu tipteki sistemler, servis veren baz istasyonlarından elde ettikleri bilgileri "triangulation" tekniği kullanarak konum bulmaya çalışır. Bu sebeple mevcut sistemler ancak kullanıcının telefonu birden fazla baz istasyonundan servis alıyor ise kullanılabilir. Cep telefonunun bulunduğu yerdeki baz istasyonu kapsaması sadece bir istasyondan sağlanıyorsa mevcut acil sistemler konumun yeterli kesinlikte belirlenebilmesine yeterli olamayacak kadar büyük bir alanı ancak verebilmektedir. Bu tip sistemlerde kullanılan frekans bandı da değişmektedir. Bizim yöntemimizde ikinci nesil teknoloji sinyalleri kullanılırken 900 MHz, üçüncü nesil teknoloji sinyalleri kullanılırken ise 2100 MHz bandı kullanılmıştır. Diğer bir önemli konu da propagasyon modelidir. Bizim sistemimiz için propagasyon modeli oluşturmak için kapsama tahmin programındaki standart modeller kalibre edilmiş, böylece kendi modelimizdeki "pathloss" formülündeki  değişkenler hesaplanmıştır. Bu değişkenler hesaplanırken seçilen pilot sahalara omni antenler konmuş ve saha çevrelerinde ölçüm alınmıştır. Sonra ölçüm sonucundaki gerçek değer ile hazır modelden evrilen model hazırlanmış ve iyileştirilmiştir. Bu şekilde hem 2G hem de 3G için iki ayrı model oluşturulmuştur. Kapsama bazlı konum bulunurken bir diğer önemli unsur da coğrafi data ve dağılımlarıdır. Çünkü bir baz istasyonunun kapsama alanını bulabilemk için frekans ve propagasyon modelin yanında yer yüzeyi şekilleri ve coğrafi olarak oralarda ne tip bir yapının olduğu da çok önemlidir. Buna örnek olarak gökdelenlerin olduğu yer ile göl çevresindeki bir yerleşimde baz istasonunun kapsama alanının çok farklı bir sonuç vereceği söylenebilir. Bir diğer önemli unsur ise tek baz istasyonu olma durumunda kullandığımız handover denen baz istasyonunun hücreleri arasındaki geçişlerdir. Bir İngiliz ve iki Danimarkalı turistin 16 Ocak 2015 tarihinde Likya yolunda kaybolması sebebiyle bir kurtarma operasyonu başlatıldı. Turistler kaybolduğu zaman cep telefonlarının pil seviyesi çok azdı ve telefon  ile görüşerek konumları hakkında yeterli bilgi vermeye veya GPS kullanmalarına imkan vermeyecek durumdaydı. Yeterli pil seviyeleri olsaydı bile sinyal gücü çok zayıf olduğu için bu yöntemler sonuç vermeyecekti. Mevcut konum belirleme sistemi ile başlatılan ilk arama çalışmaları çok etkili değildi çünkü sistem yürüyüş yolunun olduğu bölgede mahsur kalan kişilerin olabileceği bölge için çok büyük bir alanı belirleyebilmişti. Bunun nedeni turistlerin telefonunun sadece bir baz istasyonundan servis alıyor olmasıydı. Telefonun servis aldığı baz istasyonu sayısı birden fazla olsaydı kullanılan triangulation tekniği sayesinde turistlerin mahsur kaldığı tahmini alan daha da küçültülebilirdi. Şu an kullanılan sistemin aksine bizim geliştirdiğimiz sistem tek bir baz istasyonu ile bile etkili sonuçlar verebilmektedir. Aynı veriler kullanılarak elde edilen sonuçlarda gözle görünür bir fark ortaya çıktı; turistlerin bulunduğu tahmini alan mevcut sistemin belirlediğinden %70 oranında küçülterek belirlendi. Böylece kaybolan turistlerin yeni belirlenen bölgede çok daha erken ve kolay bulunması sağlandı. 8 Şubat 2015 tarihinde yaşanan bir başka olay da bize bir diğer örnek sunabilir. Bir çift dağcı Türkiye sınırları içerisindeki Bozdağlar'da mahsur kaldı. Bölgenin yapısı ve hava koşulları nedeniyle mevcut sistemle kayıp dağcıların kaldığı yerin belirlenmesi pek mümkün değildi. Fakat bizim yöntemle mahsur kalan dağcıların konumlarının belirlenmesi mümkün oldu. Yöntem genel olarak bir propagasyon modelini, çevresel verileri (coğrafi şekiller, anten tipi, nüfuz dağılımını gösteren haritalar, sinyalin kullanıcı telefonuna ulaşana kadar yolda verdiği güç kaybı vs.) ve ek olarak sinyalleşmeyi kullanarak sonuca ulaşır. Bunlara ilave olarak Mobil İletişim operatörlerinin baz istasyonu ile mobil telefonlar arası sinyalleşme bilgilerine de erişme imkanları vardır. Bu çalışmada mahsur kalan kişilerin konumlarının daha kolay bulunabilmesi amacıyla arama yapılacak alanı daraltmak için biz bu çevresel verileri ve kullanıcıdan elde ettiğimiz bilgileri birleştirerek sonuca ulaştık. Bizim yaklaşımımızı önemli kılan ise acil durumlarda zayıf sinyal ve düşük pil seviyesinde, mevcut sistemlerin çalışmadığı durumda, etkili şekilde çalışmasıdır. Bu yaklaşımın bir ileri adımı ise sistemi otomatikleştirerek gelecekte yaşanabilecek benzer durumlar için daha erken ve daha hızlı müdahele imkanının sağlanması ile daha çok insanın kurtarılabilmesi olacaktır.
  • Öge
    Açık Kaynak Kodlu Openrısc Tabanlı Kırmık Üstü Sistemlerin Gerçeklenmesi Ve Uygulamaları
    (Fen Bilimleri Enstitüsü, 2016-01-25) Akçay, Latif ; Yalçın, Sıddıka Berna Örs ; 10099376 ; Elektronik ve Haberleşme Mühendisligi ; Electronic and Communication Engineering
    Günümüz teknolojisinin hemen her alanda karmaşık elektronik sistemler hayati rol oynamaktadır. Bilgi çağının en önemli alanlarından birisi de elektronik mühendisliği ve çeşitli uygulamalarıdır. Elektronik sistemler söz konusu olduğunda en önemli bileşenlerden birisinin de sistemlerin beynini oluşturan, çeşitli birimleri uyumlu halde çalıştıran, sistemin işlevsel görevlerini yerine getirmesini sağlayan ve tüm işleyişini kontrol edip yöneten mikroişlemci (yada mikrodenetleyici) olduğu görülmektedir. Sistem tasarımcısı açısından en önemli parametrelerden biri tüm sistemi yönlendirecek olan işlemcinin doğru tasarlanması veya doğru seçilmesidir.İhtiyaca yönelik işlemci tasarımı yapılabilir ancak günümüz şartlarında bu hiç kolay bir iş değildir. İşlemci tasarımı ve üretiminin oldukça karmaşık ve yüksek maliyetli bir süreç olması ihtiyaca özel işlemci tasarımını zorlaştırmaktadır\cite{ilk}. Ayrıca yalnızca bir sistem için tasarlanan bir işlemcinin başka bir iş için kullanımı söz konusu olmayacaksa sırf bir veya birkaç defaya mahsus işlemci tasarımı yapmak maliyet açısından mantıklı bir yaklaşım değildir. Tüm bu durumlar göz önüne alındığında gerçeklenebilir işlemci çözümlerinin çok önemli faydalar sunduğu görülmektedir. Gerçeklenebilir işlemciler kaynak kodları bir donanım tanımlama dili ile yazılmış ve FPGA veya Uygulamaya Özel Tümleşik Devre (ASIC) platformlarda gerçeklenebilen, yapısı ve çevresel birimleri üzerinde değişklikler yapamaya imkan veren tasarımlardır\cite{tanim}. Kullanıcı lisans durumuna göre tasarımın kaynak kodlarını ya hiç göremez veya tamamen görebilir ve değiştirebilir. Ancak tüm gerçeklenebilir işlemciler ihtiyaca göre değişik kombinasyonlarda yeniden tasarlanıp kullanılabilir. Bu özellikleri ile yukarıda sözü edilen birçok sorunun aşılması adına iyi bir seçenek olarak değerlendirilebilir. Dünya üzerinde gerçeklenebilir işlemci geliştiren firmalar ve tasarım grupları bulunmakta ve dolayısıyla birden fazla sayıda çözüm bulunmaktadır. Bu çalışmada özellikle bu çözümlerin lisans farklılıkları ve bundan kaynaklı avantajlar üzerinden hareket edilerek açık kaynak kodlu tasarımların avantajları aktarılmıştır. Zira gerçeklenebilir işlemcilerin bazıları Xilinx veya Altera gibi ticari şirketler tarafından tasarlanmıştır ve kaynak kodları gizlidir. Bu işlemcileri ticari anlamda kullanmanın bir takım kısıtlamaları vardır. Bazı gerçeklenebilir işlemciler ise kaynak kodları açık olmasına rağmen ticari anlamdaki kullanımları ücret ödemeyi gerektirmektedir.  OpenRISC gerçeklenebilir işlemci ailesi ise diğer gerçeklenebilir işlemcilerden farklı olarak tüm kaynak kodları açık ve aynı zamanda ticari olsun olmasın tüm kullanımların tamamen ücretsiz olduğu bir platformdur. Bu zamana kadar çeşitli gerçeklemeleri FPGA (Field Programmable Gate Array - Alanda Programlanabilir Kapı Dizileri) ve ASIC (Application Specific Integrated Circuit - Uygulamaya Özel Tümleşik Devre) ortamlarında yapılmış ve  geliştirilmeye devam edilmektedir. Tamamen gönüllülerden oluşan bir ekibin katkılarıyla geliştirilen bu sistemler gerçeklenebilir işlemciler içerisinde önemli bir yer bulmuştur. Ayrıca bu sistemler için yazılım desteği de sunulmaktadır. GNU GCC  derleyicisi sisteme uyarlanmış ve böylece kolayca yazılım geliştirmek mümkün hale getirilmiştir.  Bu çalışmada gerçeklenebilir işlemci ve kırmıküstü sistem olarak OpenRISC tabanlı platformlar tercih edilmiştir. Yapılan çalışmalar ve teknik detayları FPGA üzerinde test edilmiş ve sonuçlar paylaşılmıştır. Bu çalışma işlemci tasarımı ve bilgisayar mimarisi konusunda meraklı olan araştırmacılara iyi bir örnek olması, ülkemizde milli çip tasarımına olan ilgiyi artırması ve gerçeklenebilir işlemci çözümlerinin tanınması noktalarında bir katkı sunması ümidi ile yapılmıştır.
  • Öge
    Açık sistem veri iletişim ağlarında kriptografik anahtar yönetimi
    (Fen Bilimleri Enstitüsü, 1996) Değermen, Mehmet Çağıl ; Örencik, Bülent ; 55771 ; Elektronik Mühendisliği
    Günümüzde bilgisayar dünyasının gelişmesi ile birlikte terminaller arası iletişim ihtiyacı ve olanakları hızlı bir artış göstermiştir. Bu durum tüm kullanıcıların rahatlıkla eriştiği veri ağlarında güvenlik sorununu ortaya çıkarmıştır. Bu çalışmada, bilgi güvenliğinin açık sistem veri ağlarında gerçekleştirilebilmesi için gerekli kriptolojik metodlar ve bu durumda ortaya çıkan kripto anahtarlarının yönetilmesi problemi tartışılmış ve günümüzde sık olarak kullanılan IBM tabanlı kişisel bilgisayarlarda çalışabilecek şekilde tasarlanmış bir anahtar yönetim prosedürü ortaya konmuştur. Bu amaçla kriptografik işlemleri yerine getirmek üzere Veri Kriptolama Standardı (DES) seçilmiş, IBM kişisel bilgisayarlarda çalışacak olan bir yan-rassal anahtar üreteci işlevi gerçekleştirilmiş ve bu iki yazılımı kullanan anahtar yönetim prosedürleri ağ ortamlarında bulunabilecek terminaller ve host bilgisayarlar için ayrı ayrı tasarlanıp gerçeklenmiştir. Tüm prosedür ve kriptografik işlemler yazılım yolu ile C dilinde gerçeklenmiştir.
  • Öge
    Adaptif Yaklaşım Kullanılarak Band Genişliği Programlanabilir Bir Fkç Sistemi Tasarımı
    (Fen Bilimleri Enstitüsü, ) Yılmazer, Umut ; Toker, Ali ; 433706 ; Elektronik Mühendisliği ; Electronics Engineering
    Bu çalışmada, literatürdeki gerilim kontrollü osilatörler ve band genişliğini adaptif olarak ayarlayan PLL’ler üzerine araştırma yapılmış ve yeni bir adaptif PLL ve gerilim kontrollü osilatör kalibrasyon yöntemi önerilmiş ve 0.18um CMOS teknolojisinde tasarımı yapılmıştır. Önerilen kalibrasyon yöntemi frekans karşılaştırma tekniği üzerine dayanır. Bu yöntem frekans karşılaştırmanın sıcaklık ve üretim gibi etkilere duyarlılığını oldukça azaltmaktadır ve geniş bir referans frekansı aralığında frekans karşılaştırma imkanı sunmaktadır. Önerilen kalibrasyon yöntemi kullanılarak çevrim dinamiklerini çevrim yenilenme frekansına göre adaptif bir şekilde ayarlayan yeni bir adaptif faz kilitlemeli çevrim yöntemi sunulmuştur. Bu yöntem sistemin doğal frekansı ve kararlılığı sağlayan sıfırını çevrim yenilenme frekansıyla orantılı hale getirir. Böylelikle sistemin band genişliği, kararlılığı değiştirmeyerek şekilde değişir. Ayrıca, önerilen yöntem kullanılarak istenilen band genişliği sistem yenilenme frekansı ayarlanarak elde edilebilir. Bu yöntem çevrim dinamikleri arasında takip mekanizması kurduğu için, sistem band genişliği ve faz marjının üretim ve sıcaklık gibi etkilere duyarlılığını önemli ölçüde azaltmaktadır. Simülasyon sonuçlarına göre sistemin kapalı çevrim band genişliği sıcaklık ve üretimden %10’dan daha az etkilenmektedir.