FBE- Elektronik Mühendisliği Lisansüstü Programı - Yüksek Lisans
Bu koleksiyon için kalıcı URI
Gözat
Sustainable Development Goal "none" ile FBE- Elektronik Mühendisliği Lisansüstü Programı - Yüksek Lisans'a göz atma
Sayfa başına sonuç
Sıralama Seçenekleri
-
ÖgeAnalysis and image reconstruction of synthetic aperture radar raw data(Fen Bilimleri Enstitüsü, 2003) Erbaş, Cihan ; Paker, Selçuk ; 142864 ; Elektronik MühendisliğiThe feasibility of global mapping by spaceborae Synthetic Aperture Radar ( SAR ) systems was demonstrated by the successful SEASAT experiment. Many high quality images were obtained which constituted a basis for major developments in remote sensing. The feature of global mapping with high resolution made SAR a desirable imaging tool in many application areas such as geological mapping, crop identification, ocean circulation monitoring, land classification, disaster detection, polar ice monitoring, desertification assessment. SAR produces high quality large scale images of the Earth surface via synthesizing a long antenna by transmitting pulses and coherently adding the successively reflected pulses to increase resolution in azimuth direction. Since SAR is an active sensor, that is it produces its own waveform and recieves backscattered signals, it is not dependent on sunlight providing day - and - night monitoring the Earth' s surface. In addition, SAR operates in microwave band which enables penetration of waves through clouds. Hence, monitoring of the Earth is cloud independent which is important for imaging regions that are constantly covered by clouds. Unique features of SAR makes it desirable and the number engineering projects on this area is incresing day by day. Collected data by the SAR sensor is meaningless without proper and efficient processing. Images are produced by using raw data via different processing schemes. In this study, raw data which are collected by spaceborne SAR sensors are processed by various algorithms. Examined algorithms are narrow focusing and wide focusing, namely. In both process operations, transfer function of the system is obtained. As a result, two - dimensional images of the illuminated surfaces are obtained. During study, ERS-2 raw data is used. Sample images are given for Istanbul, Turkey.
-
ÖgeDesign and simulation of magnetically actuated tunable optofluidic lenses(Institute of Science and Technology, 2020-07-17) Suna, Ahmet ; Erten, Ahmet Can ; 504171244 ; Electrical Engineering ; Electrical EngineeringIn this thesis, first of all, fabrication and characterization of magnetic particle incorporated composite polydimethylsiloxane (PDMS) membrane actuators designed for microfluidic applications were presented. Circular composite membranes in varying diameters having different particle amounts were manufactured with three different types of magnetic particles: lauric acid coated superparamagnetic iron-oxide nanoparticles (SPION-LA), lauric acid coated carbonyl iron microparticles (CI-LA), and pristine carbonyl iron microparticles (CI). Deformation capability of the fabricated composite membranes was investigated with the application of magnetic field generated by a NdFeB permanent magnet. Maximum deflection values of the composite membranes were characterized with respect to particle loadings and membranes' diameters. Among the manufactured membranes, largest deflection (762 um) was obtained from CI incorporated membrane having 6.2 mm diameter. Large deformation capability of the fabricated composite membranes is favorable for most of the microfluidic applications. In order to simulate the maximum deflection provided by the flexible magnetic particle incorporated membranes, an automated iterative simulation methodology was presented. Maxwell and ANSYS Mechanical finite element analysis (FEA) software were utilized for magnetic force and deformation analyses respectively. Two-way coupling between Maxwell and ANSYS Mechanical enabled iterative data transfer between the modules. In this way, maximum deformation is realistically estimated by the simulation results. Iterative deflection analysis has been verified by realizing eight different simulation cases. It has been observed that the error between the converged and initial deflection results becomes more significant as the initial distance between the permanent magnet and the membrane decreases. It has been observed that 500% of error is theoretically possible between the converged and initial deflection results, which shows the significance of this study. Another conclusion is that large deformation simulations of high aspect ratio structures are not possible with the proposed iterative analysis approach. Lastly, two magnetically actuated flexible and adaptive optofluidic lens designs consuming zero dynamic power consumption has been provided and simulated with the iterative analysis approach described. Different than the other publications in the literature, the driver membrane was designed by incorporating magnetic particle in the PDMS membrane instead of attaching a permanent magnet on top of it. As a result of this, flexibility is achieved and the deformation capability of the driver membrane is maximized. A refractive index matching liquid was contained in the lenses in order to provide fluidic pressure transportation within the structures. For the first design, driver membranes were deflected out-of-plane under the application of magnetic field, while the lens membranes were deformed in-plane, which results in tunable biconcave lens operation. On the other hand, both plano-convex and plano-concave lens operations were achieved with the second design. Second design was adapted from the literature, and magnetically actuated flexible membrane was used instead of piezoelectric actuator. The performance of the proposed optofluidic lens designs was verified by realizing 11 different simulation cases. For the first design, as the initial distance between the permanent magnet and the driver membrane was increased from 0.475 mm to 1.25 mm, the lens deflection and the corresponding focal length values were varied between 53 um and 0.5 um, and between -2.87 mm and -113.33 mm respectively. Minimum simulated refractive power for the first design is -348.21 dioptres, and the design is capable of providing higher negative power. For the second design, the lens deflection was varied between 19.34 um and 446.79 um and between -454.15 um and -19.99 um as the distance was increased from -12.5 mm to -3.6 mm and from 3.6 mm to 12.5 mm respectively. Corresponding focal length values were distributed between 1570 mm and 67.94 mm (plano-convex operation), and -66.84 mm and -1519 mm (plano-concave operation). Moreover, minimum and maximum simulated refractive power for the second design are -14.96 and 14.72 dioptres respectively, and the design is capable of achieving higher absolute refractive power down to around -33 dioptres and up to around 33 dioptres. It has been concluded that magnetically actuated membrane performs better than piezoelectric actuator in the proposed optofluidic lens in terms of deformation capability and power consumption.
-
ÖgeExploiting reversible computing for perfect latent fault free error detecting and correcting CMOS circuits(Fen Bilimleri Enstitüsü, 2020) Parvin, Sajjad ; Altun, Mustafa ; Elektronik MühendisliğiEşzamanlı Hata Tespiti (EHT) üzerine araştırma, güvenilirliğin bir zorunluluk olduğu esas alarak, uzay uygulamaları, çevrimiçi IoT bakımı vb. Uygulamalar için yapılır. Bu tür kritik uygulamalarda, bir sistemdeki herhangi bir arıza meydana gelmesi tespit edilmeli ve bu arızayı çözmek için bir önlem alınmalıdır. Bir devrenin herhangi bir düğümünde meydana gelen herhangi bir arızanın çıkışta tespit edilmesi gerektiği anlamına gelir, bir arıza olsa bile, devre doğru sonuçları verir. Yine de, 100% hata tespit edilebilirliği elde etmek için geleneksel mantık kapılarını kullanmak sakıncalıdır. Bunun nedeni, geleneksel CMOS kapıları kullanılarak uygulanan devrelerde gizli arıza olmasıdır. Tanımı gereği, gizli hatalar, mevcut işlem için bir soruna neden olmayabilecek hatalardır, ancak ilerleyen hesaplama işlemi için sorunlu olabilirler. Geleneksel CMOS kapılarındaki gizli hatanın varlığı, " dikkate alınmayan " koşullarından kaynaklanmaktadır. Bu durum CMOS mantık geçitlerinin çıkışlarda önemli hata maskelemesine sahip olmasına neden olur. Dolayısıyla, bu " dikkate alınmayan " koşulları, CMOS kapıları kullanılarak uygulanan ağdaki gizli hataların kaynağıdır. Gizli hataların geleneksel CMOS kapıları kullanılarak inşa edilen bir devrenin çalışmasını nasıl bozduğunu göstermek için, 2 girişli bir AND geçidinin girişine bir anahtarlama hatası enjekte ediyoruz. Bu anahtarlama hatası, AND geçidinin giriş terminalinin 0'dan 1'e veya 1'den 0'a geçişine neden olur. Giriş terminalindeki bu anahtarlama hatası, hatanın girişte meydana geldiği durumların sadece 50%'si için çıkışa aktarılır. Bir AND geçidinin giriş terminali sayısı arttıkça, kapının çıkışındaki bu anahtarlama arızasının maskeleme olasılığı artar. Örneğin, 3 girişli bir AND geçidinde, giriş terminallerinde meydana gelen anahtarlamanın sadece 25%'i çıkışa yayılır. Girişte meydana gelen arızalardan dolayı çıkıştaki arızaların bu yüksek maskelemesi, bu kapılardan yüzlercesini içeren karmaşık devreler için sorunlu olabilir. Tersine, tersine çevrilebilir mantık kapıları, giriş ve çıkış terminali arasında iki nesnel ilişkiye sahiptir. Bu, her bir giriş teriminin benzersiz bir çıktı terimiyle eşlendiği anlamına gelir. Bu, tersine çevrilebilir mantığın " dikkate alınmayan " durumuna sahip olmamasıyla sonuçlanır. Diğer bir deyişle, yalnızca tersine çevrilebilir kapılar kullanılarak inşa edilen bir devrenin çıkışında bir arıza maskelenemez. Tersine çevrilebilir mantık, teoride iddia edilen sıfır güç tüketimi ve üniter matris tabanlı tersinir işlemler üzerine inşa edilen kuantum hesaplama ile ilişkisi nedeniyle literatürde büyük ilgi gördü. En son teknolojinin aksine bizim motıvasyon tersine çevrilebilir mantığın düşük güç tüketimi değildir. Motivasyonumuz, eşzamanlı arıza tespit edilebilirliği sağlamak için tersine çevrilebilir mantık kullanmaktır. Tersine çevrilebilir kapılar, girişleri ile çıkışları arasında bir ilişkiye sahip olduklarından "dikkate alınmayan " durumuna sahip olmadıkları için, bir devre düğümünde bir bit dönmesine neden olan herhangi bir anahtarlama hatası meydana geldiğinden, kesinlikle çikişta hataya sebep olur. Dolayısıyla, geleneksel geri döndürülemez CMOS mantık kapılarının aksine, tersine çevrilebilir devreler gizli hatasızdır.Bu hipotez iki özelliğe dayanmaktadır: 1) tersinir devrelerde, her giriş ve çıkış kombinasyonu arasında bire bir eşleşme vardır, ve 2) tersine çevrilebilir bir devrenin herhangi bir alt devresi de tersine çevrilebilir. Bu çalışmada, tersine çevrilebilir mantık kapılarını kullanarak herhangi bir işlevi sentezlemek için teknikleri araştırdık. Daha sonra sentezlenen devrede tersine çevrilebilir kapıların her biri, 100% hata gözlemlenebilirliği ve tespit edilebilirliği olan bir devreye sahip olacak şekilde CMOS muadili gerçekleştirilmesine dönüştürülür. Literatürde birçok farklı EHT yaklaşımı araştırılmıştır. En yaygın yöntem, Çift Modüler Yedeklilik (ÇMY) veya Üçlü Modüler Yedeklilik (ÜMY) gibi modüler yedeklemenin kullanılmasıdır. Ancak ÇMY yaklaşimi gizli hataya karşı sağlam olmadığını kolayca gösterebiliriz. Örneğin, ÇMY yaklaşımında, modüllerden birinde sabıt bir hata ulaşıyor; sonuç olarak ÇMY yaklaşiminda arıza oluşumunu tespit edemez. ÇMY yaklaşiminda kalıcı bir arıza oluşma problemini çözmek için, N-Modüler Yedeklilik (NMY) mrtodu kullanılmaktadır ama çıp üzerindeki kaplayan hata çök fazladır.çip üzerinde büyük alan kaplayan diğer benzer teknikleri kullanmalıyız. Bü yuzden Berger kodları, Bose-Lin kodları vb NMY yerine yeni koldlar geliştirilmişler. Bu yontemlerle sadece çıkışa yayılabilen ve çıkışta maskelenemeyen arızaları tespit edebilir. Başka bir deyişle, bu kodlar gizli hataları ihmal eder. Ayrıca, bazı kodlama teknikleri iyi bir hata toleransı performans alanı ek yükü ile sonuçlanabilir. Kodlama şeması ile ilişkili alan problemini çözmek için, mantıksal ima kullanarak çevrimiçi hata tespiti yapılır. Bu yaklaşımda gizli hatalar ihmal edilmesine rağmen, hata tespit edilebilirliği kodlama şemasıyla aynı veya daha düşük alan maliyeti ile daha da iyi tutulur. Mantıksal uygulama arıza tespit şemasında, ara düğümlerde arıza oluşumunu tespit etmek için birkaç AND geçidi kullanılır. Yukarıda belirtilen tüm tekniklerin gizli hataları ihmal ettiği gösterilmiştir. Ayrıca, tersinir tabanlı devremizin devredeki gizli arıza problemini tamamen çözdüğünü ve hem alan hem de arıza tespit performansında iyi sonuçlar verdiğini gösteriyoruz. Tersinir hesaplama, düşük güç tüketimine sahip bir hesaplama paradigmasıdır. Teoride tersinir mantığın güç tüketimi sıfıra eşittir. Bu düşük güç tüketimi, tersinir hesaplamada giriş ve çıkışların bire bir haritalanabilmesinin bir sonucudur. Bu nedenle, sistemin entropisi düşüktür ve bilgi kaybı olmaz. Motivasyonumuz tersinir devrelerin düşük güç tüketimini kullanmak değildir. Motivasyonumuz tersinir hesaplamayı kullanarak hata korunumlu CMOS devreler elde etmektir. Tersinir mantık, giriş ve çıkış terminali arasında iki yönlü bir ilişkiye sahip olduğundan, hata gözlemlenebilirliğinde kayıp olmamaktadır ve bu da yüzde yüz hata tespitine olanak sağlar. Bu çalışmada, ilk önce tersinir mantık kapılarını kullanarak hataya dayanıklı devre elde etmek için birkaç yöntem öneriyoruz. Önerilen ilk yaklaşım, MPMCT adı verilen geleneksel tersinir mantık kapılarını kullanarak hata algılama/düzeltme özelliğine sahip tersinir bir devre tasarlamak için Hamming kodunu kullanmaktır. Önerilen ikinci yaklaşım, mükemmel hata toleransı kabiliyeti elde etmek için parite koruyucu olan 2T-MPMCT kapıları olarak adlandırılan kapı kütüphanesini kullanmaktır. Bu yaklaşım, hataya dayanıklı olmayan bir MPMCT sentezlenmiş devreyi, hataya dayanıklı devreye dönüştürür ve devre boyutunu da arttırır. Ayrıca, karmaşık fonksiyonlar için, bir MPMCT sentezlenmiş devrenin hataya dayanıklı bir devrelere dönüştürülmesi pratik değildir, çünkü boyuttaki artış çok olabilir. Bunun nedeni, kullanılan sentezleme tekniğinin 2T-MPMCT kapı kütüphanesi için değil, MPMCT kapı kütüphanesi için optimize edilmesidir. Bu nedenle, 2T-MPMCT kapı kütüphanesinin genel bir formu olan ET-MPMCT kapı kütüphanesini kullanarak bir sentez tekniği öneriyoruz. Ayrıca, Fredkin kapı kütüphanesi için sadece Fredkin kapılarını kullanarak herhangi bir fonksiyonu sentezlemek için bir sentez tekniği öneriyoruz. Önerilen yaklaşımlarımızdan birini kullanarak devrenin sentezlenmesinden sonra, her bir tersinir kapı, geleneksel CMOS kapıları kullanılarak hatasız CMOS devresine dönüştürülür. Ayrıca, tüm devreler Cadence'de sentezlenir ve simüle edilir. Çoğu durumda sonuçlarımız, devre alanı, güç tüketimi ve hata algılama oranı açısından üstünlük göstermektedir.
-
ÖgeStudies on the design of robust and fully-digital random number generators(Fen Bilimleri Enstitüsü, 2020) Acar, Burak ; Karalar, Tufan Coşkun ; 644352 ; Elektronik MühendisliğiThe random number generator is a module that produces unpredictable bit sequences with various statistical properties. Multiple tools such as dice and metal coins have been used since ancient times to make random choices. Today, even in a football game, a coin is used to decide which team will start the game. Random number generation is one of today's popular topics in information security. Random Number Generators (RNGs) are at the core of cryptosystems with producing unpredictable secret keys. The weaknesses of the random number generator of a cryptosystem can cause confidential data to fall into undesirable third parties' hands. Therefore, random number generation mechanisms should be based on physical entropy sources. RNGs are used not only for cryptography but also in Monte Carlo simulations, learning algorithms, science, art, gaming, scrambling, etc. Random number generators are classified into two main groups, Pseudo Random Number Generators (PRNGs) and True Random Number Generators (TRNGs). PRNGs generate new values from seed using certain functions. These bit sequences, which have a statistically random appearance, repeat themselves after a certain period of time. Therefore, the generated bit sequences are periodic and predictable. On the other hand, true random number generators use physical quantities as an entropy source. They generate random numbers that do not repeat themselves, where the generated bit is independent of the previous bit. Random number generators can be implemented using software or hardware. Hardware based random number generators can be implemented on an FPGA platform or ASIC chip. Designers prefer FPGA platforms because of their features, such as rapid prototyping, reprogrammable, low production cost. Besides, FPGA platforms have low noise sources since they are designed to work in digital circuits. Therefore, generating random numbers on an FPGA requires some design requirements. The designs made as ASIC allow the entropy source to be designed with the desired features more easily. ASIC designs are more preferred in designs to be mass-produced due to their high production costs and high design costs. Random number generators are designed on FPGA or ASIC according to the desired features and application restrictions. In this study, some state-of-the-art designs of TRNGs especially implemented digitally are examined, and some new improvements and design techniques are proposed. First of all, a three-dimensional no-equilibrium chaos-based RNG published in the literature is implemented on an FPGA. The master-slave synchronization method is tried to be achieved by implementing a clone of the target circuit on the FPGA. Although the initial conditions of the attacked circuit are unknown, it is experimentally shown that the same bit sequence can be produced in the clone circuit as a result of listening to an output of the attack circuit. Thus, it is shown that RNGs based on deterministic sources are vulnerable to possible attacks and should not be used without any noise source. A ring oscillator-based random number generator cannot be used in applications requiring low power consumption due to their high power consumption. For low power consumption, a random number generation technique is proposed by engaging and disengaging SR latch structures at specified intervals. The fact that the digital gates used are active only at certain times and require fewer digital gates has reduced power consumption. Immunity of the SR latch structure against correlation-based attacks was investigated in the earlier studies. The method of sampling this structure at irregular time was also proposed in the previous studies. In this study, an ASIC version of these structures is explained. A fully digital random number generator with low power consumption, which can be used for different applications of different chips, is designed as an ASIC in TSMC 180 nm technology. The created custom IP occupies 120 μm * 114 μm. This study is important for summarizing current works in digital random number generators, for comparing their security and performance.