Düşük Gerilimli Analog Vlsı Devrelerin İstatistiksel Tasarımı
Düşük Gerilimli Analog Vlsı Devrelerin İstatistiksel Tasarımı
dc.contributor.advisor | Kuntman, Hakan | tr_TR |
dc.contributor.author | Tarım, Tuna B. | tr_TR |
dc.contributor.department | Elektronik ve Haberleşme Mühendisliği | tr_TR |
dc.contributor.department | Electronics and Communication Engineering | en_US |
dc.date | 1999 | tr_TR |
dc.date.accessioned | 2015-12-17T13:51:52Z | |
dc.date.available | 2015-12-17T13:51:52Z | |
dc.description | Tez (Doktora) -- İstanbul Teknik Üniversitesi, Fen Bilimleri Enstitüsü, 1999 | tr_TR |
dc.description | Thesis (PhD) -- İstanbul Technical University, Institute of Science and Technology, 1999 | en_US |
dc.description.abstract | Bu çalışmada analog ve analog/sayısal MOS devrelerin fonksiyonel verimini optimize etmeye yönelik bir istatistiksel yöntem geliştirilmiştir. Günümüz teknolojisinin aynı kırmık alanı içerisinde hem analog hem de sayısal devrelerin üretimine yönelik olduğu göz önünde tutulduğunda, metodun amacı analog devrelerin verim kaybının en aza indirilerek tüm kırmık üzerindeki etkisinin minimum düzeyde tutulmasıdır. Metodda design of experiments (DOE) yöntemi, devrede performans üzerinde en etkili elemanların bulunması ve bu elemanlar yardımıyla devreyi temsil eden bir ampirik modelin kurulması için kullanılmaktadır. Reponse surface methodology (RSM), bu ampirik modelin grafik olarak gösterimi için kullanılmaktadır. Bu metod, kırmığın fabrikasyonu sırasındaki rastgele değişimleri modelleyen istatistiksel MOS (SMOS) modelini de içermektedir. Metod, istatistiksel tasarımın büyük önem taşıdığı değişik düşük gerilimli, düşük güçlü devreler üzerinde uygulanarak denenmiştir. | tr_TR |
dc.description.abstract | This study shows the development of a statistical optimizer of the functional yield of analog and mixed signal integrated circuits implemented in MOS technology. With current trends leading to complete mixed signal systems on chip, the goal in developing this optimizer has been to minimize the yield loss due to the analog component such that it has little effect on the yield of the mixed signal chip. The optimizer uses the design of experiments (DOE) technique to minimize the number of inputs to the optimizer to those that are most significant. An empirical model is then built using the response surface methodology (RSM) relating the output of interest to a set of independent input variables by using a polynomial fitting model. The method includes the statistical MOS (SMOS) model to incorporate the random variations of the fabrication process. Robust design of analog MOS integrated circuits has been demonstrated using the optimizer. The emphasis has been on low voltage, low power MOS circuits where random variations do not scale down with feature size or power supply voltage making statistical design and optimization a critical step towards achieving manufacturable, robust designs with high yield. | en_US |
dc.description.degree | Doktora | tr_TR |
dc.description.degree | PhD | en_US |
dc.identifier.uri | http://hdl.handle.net/11527/11654 | |
dc.publisher | Fen Bilimleri Enstitüsü | tr_TR |
dc.publisher | Institute of Science And Technology | en_US |
dc.rights | İTÜ tezleri telif hakkı ile korunmaktadır. Bunlar, bu kaynak üzerinden herhangi bir amaçla görüntülenebilir, ancak yazılı izin alınmadan herhangi bir biçimde yeniden oluşturulması veya dağıtılması yasaklanmıştır. | tr_TR |
dc.rights | İTÜ theses are protected by copyright. They may be viewed from this source for any purpose, but reproduction or distribution in any format is prohibited without written permission. | en_US |
dc.subject | İstatistiksel Tasarım | tr_TR |
dc.subject | Verimin İyileştirilmesi | tr_TR |
dc.subject | Design of Experiments | tr_TR |
dc.subject | Response Surface Methodology | tr_TR |
dc.subject | İstatistiksel MOS | tr_TR |
dc.subject | Düşük Gerilim | tr_TR |
dc.subject | Düşük Güç. | tr_TR |
dc.subject | Statistical Design | en_US |
dc.subject | Yield Enhancement | en_US |
dc.subject | Design of Experiments | en_US |
dc.subject | Response Surface Methodology | en_US |
dc.subject | Statistical MOS | en_US |
dc.subject | Low Voltage | en_US |
dc.subject | Low Power | en_US |
dc.title | Düşük Gerilimli Analog Vlsı Devrelerin İstatistiksel Tasarımı | tr_TR |
dc.title.alternative | Statistical Design And Yield Enhancement Of Low Voltage Cmos Analog Vlsi Circuits | en_US |
dc.type | Doctoral Thesis | en_US |