Düşük Gerilimli Analog Vlsı Devrelerin İstatistiksel Tasarımı

thumbnail.default.placeholder
Tarih
Yazarlar
Tarım, Tuna B.
Süreli Yayın başlığı
Süreli Yayın ISSN
Cilt Başlığı
Yayınevi
Fen Bilimleri Enstitüsü
Institute of Science And Technology
Özet
Bu çalışmada analog ve analog/sayısal MOS devrelerin fonksiyonel verimini optimize etmeye yönelik bir istatistiksel yöntem geliştirilmiştir. Günümüz teknolojisinin aynı kırmık alanı içerisinde hem analog hem de sayısal devrelerin üretimine yönelik olduğu göz önünde tutulduğunda, metodun amacı analog devrelerin verim kaybının en aza indirilerek tüm kırmık üzerindeki etkisinin minimum düzeyde tutulmasıdır. Metodda design of experiments (DOE) yöntemi, devrede performans üzerinde en etkili elemanların bulunması ve bu elemanlar yardımıyla devreyi temsil eden bir ampirik modelin kurulması için kullanılmaktadır. Reponse surface methodology (RSM), bu ampirik modelin grafik olarak gösterimi için kullanılmaktadır. Bu metod, kırmığın fabrikasyonu sırasındaki rastgele değişimleri modelleyen istatistiksel MOS (SMOS) modelini de içermektedir. Metod, istatistiksel tasarımın büyük önem taşıdığı değişik düşük gerilimli, düşük güçlü devreler üzerinde uygulanarak denenmiştir.
This study shows the development of a statistical optimizer of the functional yield of analog and mixed signal integrated circuits implemented in MOS technology. With current trends leading to complete mixed signal systems on chip, the goal in developing this optimizer has been to minimize the yield loss due to the analog component such that it has little effect on the yield of the mixed signal chip. The optimizer uses the design of experiments (DOE) technique to minimize the number of inputs to the optimizer to those that are most significant. An empirical model is then built using the response surface methodology (RSM) relating the output of interest to a set of independent input variables by using a polynomial fitting model. The method includes the statistical MOS (SMOS) model to incorporate the random variations of the fabrication process. Robust design of analog MOS integrated circuits has been demonstrated using the optimizer. The emphasis has been on low voltage, low power MOS circuits where random variations do not scale down with feature size or power supply voltage making statistical design and optimization a critical step towards achieving manufacturable, robust designs with high yield.
Açıklama
Tez (Doktora) -- İstanbul Teknik Üniversitesi, Fen Bilimleri Enstitüsü, 1999
Thesis (PhD) -- İstanbul Technical University, Institute of Science and Technology, 1999
Anahtar kelimeler
İstatistiksel Tasarım, Verimin İyileştirilmesi, Design of Experiments, Response Surface Methodology, İstatistiksel MOS, Düşük Gerilim, Düşük Güç., Statistical Design, Yield Enhancement, Design of Experiments, Response Surface Methodology, Statistical MOS, Low Voltage, Low Power
Alıntı