Karesel İşlemlerde Kullanılan Mos Translineer Çevrimli Devrelerde Hatanın Azaltılması

Abstract

Bu tez çalışması, karesel işlemlerde kullanılan MOS translineer çevrimli devrelerde hatanın azaltılmasına yönelik önerilen yöntem ve bu yöntemin kullanıldığı temel yapılar ile bu yapıların uygulamalarını içerir. Çalışmada MOS translineer çevrimle kurulmuş devrelerin çıkış akım fonksiyonlarında, MOS tranzistor ikincil etkileri nedeniyle oluşan hataların azaltılmasına ilişkin bir yöntem önerilmiş ve önerilen yöntem kullanılarak karekök alıcı, kare alıcı/bölücü ve çarpıcı/bölücü gibi temel yapılar tasarlanmıştır. Önerilen bu temel yapılarla karekök bölgede çalışan süzgeçler, geçişiletkenliği elemanları, analog modülatör ve frekans katlayıcı devre uygulamaları gerçekleştirilmiştir. Aynı zamanda bu devreler, klasik yapılarla da kurulmuş ve karşılaştırmalı analizler gerçekleştirilmiştir. Bu yöntemin uygulanmasıyla, karesel işlemlerde kullanılan MTL çevrim devrelerinin çıkış fonksiyonunda oluşan hatalar azaltılabilecek ve bu tür devrelerde küçük boyutlu MOS tranzistor kullanımı da mümkün olacaktır. Ayrıca, önerilen yöntemle kurulan devreler kırmık üzerinde emsallerine göre çok daha az yer kaplayacak ve böylece yüksek frekanslarda çalışmaya olanak yaratılabilecektir. Bunun yanında, önerilen devrelerin çıkış akım fonksiyonlarında, kontrol gerilimi ile değişim yapmak mümkündür. Bu da tasarımcıya elektronik olarak ayarlanabilir, doğruluğu artırılmış MTL devreleri gerçekleme olanağı vermektedir. Yapılan tüm analizler, SPICE benzetim programı kullanılarak 0.35μm TSMC LEVEL 3 CMOS parametreleri ile gerçekleştirilmiştir.

This thesis includes the proposed method used in square calculations for reducing the errors in MOS translinear loop circuit, the main structures and applications which this method used in. In this study, a method to reduce the errors generated by the second order effects in the output current function of the MOS translinear loop circuit is proposed, also square-root circuit, squarer/divider and multiplier/divider circuit designed using this method. Analog building blocks such as square root domain filters, transconductance circuits, analog modulator and frequency doubler circuit designed using proposed main structures in this thesis. Also the application circuits were designed with conventional structures and their comparing analyses were done. By using this method, the output function errors in the MTL circuits used in square calculations can be reduced and the small sized MOS transistors can also be used in these types of circuits. Furthermore, the proposed method enables the circuits to be designed need smaller chip size than their counterparts. Thus they may be operated at much higher frequencies. Moreover, the output current function of the proposed circuits can be controlled by a control voltage. This gives an opportunity to the designer to create high-precision electronically tunable MTL circuits. All of the analyses were performed using TSMC 0.35μm. LEVEL 3 CMOS process parameters with SPICE simulator.