Cmos Analog Çarpma Devrelerinde Harmonik Distorsiyonunun Azaltılmasına Yönelik Yeni Topolojiler

Abstract

Analog çarpma devreleri işaret işleme sistemlerinin anahtar elemanlarından biridir.Dört bölgeli analog çarpma devrelerinin gerçekleştirilmesi için bir çok teknik vardır. Bunların biride doyma bölgesinde çalışan MOS tranzistorun karesel davranışına dayalı yöntemdir. Bu tür devrelerin lineerliğini etkileyen birçok ikinci dereceden etkiler vardır. Mobilite azalması, tranzistorun karesel davranışına bağlı çalışan çarpma devrelerinin lineeritesini bozan en önemli etkilerden biridir. Literatürde tranzistorun karesel davranışına dayanarak çalışan birçok çarpma devresi olmasına rağmen mobilite azalması etkisinden kaynaklanan nonlineerliği azaltmak için hiç bir özel önlem alınmamıştır.Bu tezde MOS tranzistorun karesel davranışını etkileyen mobilite azalması etkisini azaltmak üzere yöntemler önerilmiştir. Bu yöntemler analog çarpma devrelerine uygulanarak yeni düşük distorsiyonlu çarpma devreleri elde edilmiştir.Bu metodlarla sağlanan avantajlar computer simulasyonlarıyla gösterilmiştir. Sonuçlar önerilen metodların distorsiyonu azaltmakta etkili olduğunu göstermiştir. Ayrıca önerilen yöntemler devrenin distorsiyonunu dışarıdan ayarlayabilme imkanını vermektedir. Bu nedenle bu devreler IC tasarımında yeni olanaklar sunacaklardır

Analog multipliers are the key elements of signal processing circuits. There are several techniques of implementing four quadrant multipliers including techniques based on square-law characteristic of the MOS transistor operating in the saturation region. Several second order effects influencing the linearity of multiplier circuits are reported in the literature. Mobility degradation is the most important factor which degrades the linearity of this kind multipliers. Althought there are several analog multiplier circuits based on square-law characteristic of MOS transistor, no special precaution has taken to reduce the nonlinearity due to the mobility degradation. In this thesis new methods has been proposed for reducing the mobility degradation effect on square-law characteristic of the MOS transistor. And these methods have been applied to analog multipliers to form new low distortion multiplier circuits.The advantages provided by the new methods have been demonstrated by computer simulations. The results indicate that the proposed methods are affective in reducing the distortion. The proposed methods also allow tuning of the the circuit while in operation for minimum the distortion. Therefore, the proposed will provide new possibilities in analog IC design.