Yeni Bir Açık Çevrimli X2 Kazançlı Rezidü Kuvvetlendirici İle Cmos Pıpelıne Analog Sayısal Çevirici Tasarımı

Abstract

Bu çalışmada yeni bir açık çevrimli x2 kazançlı rezidü kuvvetlendirici ile CMOS pipeline analog sayısal çevirici tasarımı yapılmıştır. Analog sayısal çevirici mimarilerinden biri olan pipeline analog sayısal çevirici yapısı, geniş bir kullanım alanına sahiptir. Bu yapı, uygulama alanlarına göre farklı çözünürlüklerde ve örnekleme hızlarında tasarlanabilmektedir. Yapılan çalışmada pipeline analog sayısal çevirici yapısının özellikleri ve çalışması anlatılarak, MATLAB Simulink® ortamında oluşturulan model ile benzetimler gerçekleştirilmiştir. Açık çevrimli pipeline analog sayısal çevirici kat yapısı incelenmiştir. Önerilen açık çevrimli x2 kazançlı kuvvetlendirici devresi ele alınarak devrinin tasarımı ile birlikte, yapılan deneysel ölçüm sonuçlarına yer verilmiştir. Pipeline analog sayısal çevirici yapısında kullanılan diğer temel devre yapılarından birim kazançlı örnekleme - tutma devresi ve karşılaştırıcı devre yapısı incelenerek benzetimleri yapılmıştır. Sayısal analog dönüştürme, çıkarma ve rezidü kuvvetlendirme işlemleri aynı devre yapısı üzerinde gerçekleştirilmiştir. Bu yapıda, önerilen açık çevrimli x2 kazançlı kuvvetlendirici devre kullanılmıştır. Pipeline analog sayısal çevirici yapısında kullanılan katlar 1 bit çözünürlüklü katlardır. Bu katlar bahsi geçen devre yapıları ile oluşturulmuştur. Giriş katı, ara katlar ve son katı içeren pipeline analog sayısal çevirici yapısında katlar arasındaki beklemeler D flip flop dizilerinden oluşan ötelemeli kaydediciler ile giderilerek sayısal çıkış işaretleri elde edilmiştir. Kullanılan devrelerin ve pipeline analog sayısal çeviricinin tasarımları ve benzetimleri Cadence Tasarım Ortamında gerçekleştirilmiştir. Sonuç olarak yeni bir açık çevrimli x2 kazançlı rezidü kuvvetlendirici ile CMOS pipeline analog sayısal çevirici tasarımı yapılmış ve sistemin benzetim sonuçları sunulmuştur.

In this study, a CMOS pipeline analog to digital converter is designed with a new open loop x2 gain residue amplifier. The structure of pipeline analog to digital converter which is a kind of analog to digital converter architectures has a wide range of usage area. Pipeline analog to digital converters could be designed in different resolutions and sampling speeds due to their application areas. The main characteristics and the operating principle of pipeline analog to digital converter are described, the converter structure is modeled and simulations are performed in MATLAB Simulink® Environment. Open loop pipeline analog to digital converter stage structure is analyzed, proposed open loop x2 gain residue amplifier is designed and the experimental measurement results of this open loop amplifier is given. The other main circuits that are needed for operations of pipeline stages are designed. Most significant circuits are comparator, unity gain sample and hold circuit, digital to analog converter, subtraction circuit and amplifier. Digital to analog conversion, residue amplification and subtraction are performed in the same circuit structure. Open loop x2 gain amplifier is used in this circuit structure. 1 bit resolution stages are used in pipeline analog to digital converter. These stages are constructed with the main significant circuits. The latencies between the pipeline stages are removed by shift registers that are designed with D flip flop arrays in the pipeline analog to digital converter and the digital output signals of the converter are acquired. Designs and the simulations of the circuits used and the converter are performed in Cadence Design Environment. As a result, the design of CMOS pipeline analog to digital converter with a new open loop x2 gain residue amplifier is carried out and simulation results of the system are presented.