Sıcak-taşıyıcı Yorulma Etkileri Sonrasında Analog Cmos Devrelerin Simulasyonu İçin Uygun Mosfet Modellerin Geliştirilmesi

Abstract

Bu çalışmanın amacı sıcak taşıyıcılar nedeniyle tümdevre elemanı olan p-MOSFET ve n-MOSFET’lerde oluşan parametre yorulmaların analog uygulamalarına uygun modellenmesidir. Bu güne kadar sıcak taşıyıcıların oluşumu ve modellenmesi üzerinde çok sayıda çalışma bulunmaktadır. Fakat, bu araştırmaların tamamına yakını dijital uygulamaları için yapılmıştır. Analog uygulamalar dijital uygulamalarına göre bir çok noktada farklılıklar göstermektedir. Analog uygulamalardaki güvenirlik tespitlerinin analog devre değişkenleri olan kanal uzunluğu, çalışma noktası ve devre topolojisi dikkate alınarak yapılması gerekmektedir. Sıcak taşıyıcıların etki ettikleri parametreler dijital ve analog uygulamaları için tamamen farklıdır. Çalışmada önerilen modeller, parametre uydurma modelin ve ID model ile ifade edilen modelin üstünlüklerinin bir araya toplanmasıyla gerçekleştirilmiştir. Önerilen modeller, yorulmaya neden olan fiziksel mekanizmayı ampirik bir ifade olarak MOSFET model denklemlerin doğru yerine eklemekle oluşmaktadır. Ampirik ifadeyi MOSFET model denklemlerin doğru yerine eklemekle ID model kadar kullanımı basitleştirilmiş olmaktadır. Ayrıca, ampirik ifade doğrudan yorulmuş ve yorulmamış elemanlardan elde edilmiş olduğundan parametre uydurma modeli kadar yüksek doğruluktadır. Önerdiğimiz modellerin bir diğer önemli özelliği, elemanın ömrünü gerçek çalışma ortamına uygun tahmin edebilmesidir. Bu önemli bir özelliktir, çünkü daha önce geliştirilen yorulma modelleri bu tür bir özelliğe sahip değillerdir. Önerdiğimiz modeller sıcak taşıyıcı yorulma modelini ve ömür tahmin etme modelini, analog uygulamalarına uygun olarak, tek bir model olarak geliştirilmiştir. Geliştirilen modellerin simülasyon sonuçları, ölçüm sonuçları ile doğrulanmaktadır.

The focus of this study is the modeling of parameter degradation reliability of p-MOS and n-MOS transistors due to the hot-carriers under analog operation. A lot of efforts have been devoted to study the mechanisms due to the hot-carrier and modeling the device degradation due to these effects. However, these modelings are often performed on digital applications. Analog applications differ from digital ones by a number of points. Analog circuit reliability prediction has to take analog circuit design variables such as channel length, biasing conditions, and circuit topography into consideration. The proposed models combines the advantages of the parameter fitting method and the so-called ID model. The essence of the model is the translation of the physical mechanisms leading to degradation into the MOSFET model equations correct place via an empirical description. Because of the correct place of the empirical description in the MOSFET model equations the parameter extraction will be as simple as that of the so-called ID model. The empirical description was found from different degradations and fresh devices, so the accuracy is as high as that of the parameter fitting method. Another important feature of the proposed models is the prediction of the device lifetime at real life. This is an important feature because most of the developed degradation models are not able to predict the device lifetime. The proposed model includes a hot-carrier degradation model and a lifetime prediction model as a single model suitable for analog applications. The accuracy of the presented models has been verified with experimental data.