Time collision measurement technique based on optical flow

Abstract

Görüntü algoritmaları ve bunların VLSI implementasyon potansiyelleri geçen yirmi yıl boyunca ilgi çekmiştir. Fokal düzlemde işaret işleme imkanı, yüksek hız, küçük boyut ve düşük güç tüketimi sağlamalarından dolayı "görüntü kırmıkları" gelecekteki zeki sistemlerin gerekli bir öğesi olarak kabul edilmektedir. CMOS aktif piksel sensör teknolojisindeki ilerlemeler sayesinde hem görüntüleme hem de fokal veya arabirimli işlemci sistemlerinin birarada gerçeklenebilmesi için standart CMOS üretim süreçlerine erişimin genişlemesi ile görüntü kırmıklarının gerçeklenmesi konusu ivme kazanmıştır. Bu tezde, yeni bir optik akış bazlı çarpışma süresi ölçüm tekniğine yönelik görüntü algoritması tanıtılmıştır. Algoritma bir fotoreseptör matrisi üzerindeki yatay kenar geçişleri bulunan pikseler üzerinden yapılacak ölçümlerle çarpışma süresinin çıkartılmasına imkan tanımaktadır. Bu çıkarsama, yatay kenarlara sahip piksel satırlarından elde edilen ve aşağıdaki birinci dereceden polinomu sağlayan işlenmiş işaretlerin lineer regresyona tabi tutulmasıyla sağlanmaktadır. dlldt 1 / - - -.*" + - -v". dl/dx" T " z o Burada I ışık şiddeti, xa fotoreseptör matrisinin düşey konum değişkeni, f görüntüyü fotoreseptör matris üzerine odaklamak için kullanılan merceğin odak uzaklığ, vxo yatay kenarlara sahip nesnenin düşey hız bileşeni ve son olarak, Tc çarpışma süresi olarak tanımlanmaktadır. Algoritmanın başarımını sınamak için bir simülasyon yöntemi önerilmiştir. Önerilen çarpışma süresi algoritmasının matematiksel tanımında tek kırmıkla gerçekleme imkanını arttırmak için değişiklik yapılmış ve buna uygun bir model geliştirilmiştir. Bu model ve önerilen simülasyon metodu kullanılarak yapılan davranışsal simülasyonlar sonucunda fiziksel gerçekleme parametrelerine bağımlılık, sistem mimarisi, hız kısıtlamaları gibi fiziksel gerçeklemeye yönelik değerli veri elde edilmiştir. Fiziksel gerçekleme için sistem düzeyinde bir öneri yapılmıştır. Önerilen sistem örneklemeli-analog bir karma tümdevreye karşılık gelmektedir. Sistem Önerisi iki ana bölümden oluşmaktadır; kırmık üzerinde görüntü elde etmek için görüntüleme bloğu ve çarpışma süresi ölçüm yönteminin gerçeklenmesi için işlemci bloğu. Alt blokların tasarımında yukardan aşağıya tasarım akışı izlenmiştir, önemli analog yapı blokları tasarlanmış ve bu tez içinde sunulmuştur. Önerilen sistem bloklarına ait şematik gösterim aşağıda sunulmuştur xvı r to analogue memory block ((m-2) nets) (mxn) Photoreceptor Matrix r Analogue Memory Block (receives inputs from imager block) ^ v P'n P41 Timing Control & Signal Generation P'12 P'4: P*,3 \ LP J! Ji LP p-1?-^ -2 -h- lP LP LP TÜ-Jİ y Processing Block (receives 3*(p-D+ 1 input nets from memory block) l> PB Şekil 1: önerilen çarpışma süresi hesaplama sisteminin şematik gösterilimi Son olarak, bu konuyla ilgili gelecekte yapılması gereken işler listelenmiştir.Vision algorithms and their VLSI implementation potentials attracted attention for last two decades. Offering focal plane computation, high speed, small size and low power consumption, vision chips are regarded as essential components of future's intelligent systems. With developments in CMOS active pixel sensor imager technology, implementation of vision algorithms gained inertia due to expanding reach to standard CMOS process technologies for realisation of both photoreceptor arrays and focal plane or interfaced image processing systems. In this thesis, a novel vision algorithm for time to collision measurement taking advantage of optical flow is introduced. The algorithm enables to extract time to collision from the intensity measurement from photoreceptor matrix rows exhibiting horizontal edges. This extraction is achieved by linear regression over processed intensity signals of horizontal rows which satisfy first order polynomial given as follows dlldt 1 / x.. + --v.... where I is the intensity signal, xa is the vertical location variable of photoreceptor matrix, f is the focal length of lens used to focus image on photoreceptor matrix, vxo is the vertical velocity component of object exhibiting horizontal edges and finally, Tc is the time-to-collision. A simulation method is proposed for testing yield of the algorithm. Mathematical description of the proposed time-to-collision algorithm is modified to improve single-chip realisation chance and a model is developed. Behavioural simulations using this model and proposed simulation technique revealed valuable data for physical realisation of the algorithm including dependency on physical implementation parameters, system architecture, speed constraints etc. For physical realisation a system level proposal is made. The system proposed corresponds to an sampled analogue mixed mode IC. System level proposal consists of two major blocks; imager block for on chip image acquisition and processor block for implementation of the time-to-collision measurement method. Top-down design approach is followed in design of subblocks. Major analogue building blocks are designed are introduced in the thesis The schematics of proposed system blocks are as follows xiv to ^ V analogue ' memory block