Mosfet Eşik Gerilimini Elde Etmek İçin Önerilen Yeni Yöntemler İle Vth Çıktısı Veren Devre Yapıları

Abstract

MOSFET modellenmesinde çok önemli bir yer taşıyan eşik gerilimi, yapılan bir çok deneme sonucu matematiksel olarak hesaplanabilirken aynı zamanda çıkışında direk VTH’i veren basit devre yapıları ile de elde edilebilir. Bu çalışmada, kuvvetli-evirtim, lineer bölge, karakteristiklerine dayalı yeni eşik gerilimi elde etme yöntemleri önerilmiştir ve bu yöntemlere dayanarak çıkışlarında NMOS ve PMOS transistörler için eşik gerilimi veren devre yapılarının tasarımı anlatılmıştır. Önerlen yöntem temelde, analog bir yapı ile gerçeklenen aritmetik işlemin sonucuna dayandırılmıştır. Aritmetik işlem basit ve genelleştirilmiş olmak üzere iki yoldan incelenmiş ve bu yollardan her biri için üç farklı metod (IDPC,ICPD ve Esnek) önerilmiştir. Tasarlanan devrelerdeki mobilite etkisi, kanal boyu modülasyonu, boyut uyuşmazlığı ve gövde etkisi gibi ikinci dereceden etkiler analiz edilmiştir. Önerien devrelerde OPAMP, transistörleri linear bölgede kutuplamak, DDA ise çıkışında VTH’ı verecek olan aritmetik işlemi gerçeklemek için kullanılan yardımcı elemanlardır. Cadence-SpectreS ile yapılan ölçümler MOS transistörlerin eşik geriliminin tasarlanan yeni devreler ile % 1 veya % 0.8 hata ile elde edilebildiğini göstermiştir. NMOS eşik geriliminin sıcaklıkla negatif, PMOS eşik geriliminin sıcaklıkla pozitif olarak değişmesinden yararlanarak, sıcaklık katsayıları sırasıyla 1.9ْ9mV/Centigrade ve -1.42mV/Centigrade olan PTAT ve CTAT sıcaklık sensörler tasarlanmıştır. Yine aynı özellik yardımıyla OPAMP toplayıcı kullanılarak sıcaklık ve besleme gerilimi değişimlerinden bağımsız bir gerilim referans devresi elde edilmiştir.

The threshold voltage value, which is the most important electrical parameter in modeling MOSFETs, can be extracted either from simulations or from the use of practical circuits which automatically and quickly yield the threshold voltage. In this thesis, new threshold voltage extraction methods based on the strong-inversion characteristic are proposed and the development of the NMOS and PMOS threshold voltage extractors implementing new methods is described. Proposed extraction method is based on an arithmetic operation which is classified into basic and generalized arithmetic operation schemes. Different implementations for each operation scheme such as IDPC, ICPD and Flexible method have been discussed and the effect of nonidealities such as mobility reduction, channel-length modulation, mismatch, and body effect has been analyzed. Auxiliary components are needed to perform design conditions. DDA operates as an arithmetic processor to precisely implement multiplication by two and subtraction as needed for extrapolation. OPAMP is also used to bias transistors in the linear region. The Cadence-SpectreS simulations confirm that threshold voltage of a MOS transistor can be extracted automatically using the VTH extractor without any need of calculation and delay. Additional applications such as temperature measurement, where the VTH extractor can be used either as a PTAT sensor or as a CTAT with small values of temperature coefficients (1.99mV/Centigrade and-1.42mV/Cent., respectively), and voltage reference circuit which is independent of temperature and supply voltage fluctuations, are presented.