Sayısal İşaret İşlemci İle V.32 Modem Tasarımı

Abstract

Bu tez çalışmasının amacı; sabit noktalı sayısal işaret işlemci (DSP) üzerinde V.32 standardına uygun modülatör ve demodülatör gerçeklemek ve gerçeklenen demodülatör yapısında kullanılan Viterbi kod çözücüsünün hata başarımını, gauss gürültüsü eklenmiş kanal benzetimi yaparak değişik işaret gürültü oranlarında incelemektir. Bunun için değişik sayısal işaret işlemcileri araştırılmıştır. TMS320C5402 sayısal işaret işlemcisi ve program geliştirme kiti seçilerek tasarım çalışmaları yapılmıştır. Modülatör, test dizisi kullanılarak gerçeklenmiştir. Test dizisi, karıştırıldıktan sonra kafes kodlama teknikleri ve kompleks modülatör ile modüle edilmiştir. Kafes kodlama tekniğinin en önemli özelliği, genişletilmiş işaret kümeleri yardımıyla, kodlanmış işaret dizileri arasındaki en küçük Öklid uzaklığını mümkün olabilecek en büyük uzaklık yapabilecek kodlama ve modülasyon işlemlerinin kullanılmasıdır. Bu şekilde ardışık olarak oluşturulan temel bant işaretleri arasındaki uzaklık arttırılarak kodlama kazancı sağlanır. Demodülatörde ise, örneklenmiş analog semboller Hilbert dönüşümü ve kompleks demodülatör yardımıyla temel banda indirilmiş ve Viterbi algoritması kullanılarak karar verilen sayısal veri grupları çözülerek test dizisi tekrar oluşturulmuştur. Kullanılan test dizilerinin boyutları ve içerikleri değiştirilerek gerçeklenen modülatör ve demodülatör test edilmiştir. Gauss gürültüsü eklenmiş kanal benzetimi ile de Viterbi kod çözücüsünün hata başarımı incelenmiştir.

In this thesis; its aimed to design ITU V.32 standard convenient modulator and demodulator structures on a fixed point digital signal processor and to study the transmission performance of Viterbi decoder used in demodulator structure, in different signal to noise ratios by simulating a channel with Gaussian noise. Therefore, various digital signal processors were investigated. TMS320C5402 digital signal processor and its programming set were chosen and codes were developed for programming this digital signal processor. Modulator has been realized with a test pattern. The scrambled test pattern was modulated with trellis coding techniques and complex modulator. Trellis coding technique’ one of the most important feature includes coding and modulation operations so as to achieve Euclidean distance, that exists between the coded signal patterns, with the help of expanded symbol sets. In this way, coding gain is increased by expanding the distance between the base band signal that is created consecutively. Also in demodulator; sampled analogue symbols are converted to the base band with the help of Hilbert transformation and complex demodulator. Test pattern is created again by descrambling digital data groups which are specified using Viterbi Algorithm. Developed programs about modulation and demodulation were tested by modifying dimensions and contents of used test patterns. The transmission performance of Viterbi decoder was studied by simulating a channel with Gaussian noise.