2.4 GHz amplitude peak detector and analog-to-digital converter design for energy harvesting applications in bioimplants

Abstract

Tümdevre teknolojisinin 20. Yüzyılın yarısından sonraki hızlı ilerleyişi çok sayıda endüstriyi ve insanların yaşam biçimini yoğun bir biçimde değiştirmiştir. Bu ilerleme sonucu gelişen ve karmaşıklaşan sayısal devreler elektronik cihazların hesaplama gücünü, tümdevrelerle gerçeklenerek hızlanan ve ayrık devrelere kıyasla çok daha küçük alana sığdırılabilen analog devreler de fiziksel dünyayla bağlantılı büyüklüklerin kontrolünde kullanılan sistemlerin performansını ve ulaşılabilirliğini büyük ölçüde artırmıştır. Buna ek olarak, analog ve sayısal devrelerin aynı yonga üzerinde birleştirildikleri karışık-işaret devreler, CMOS üretim süreçlerinde üretilebilen bazı sensör devreleri ile birlikte system-on-chip (SoC) diye isimlendirilen ve aynı yonga üzerinde sensör ile fiziksel büyüklükleri ölçüp, analog devreler ile bu işaretleri sayısal devrelere hazırlayan, sayısal devrelerle de bu büyüklükler üzerinde hesaplamalar yapabilen çok küçük cihazların tasarlanmasına imkân sağlamıştır. Transistör kanal uzunluklarının mikron altı boyutlara inmesi, bu uygulamalar için başka alanların da önünü açmıştır. Çip teknolojisinin açtığı yeni alanlardan biri de vücut içine yerleştirilebilen mikroimplantlardır. Biyomedikal araç ve gereçler için birçok fonksiyonun küçük bir alan içerisinde bütünleştirilebildiği elektronik tasarımlar hayatı kolaylaştırıcı, hatta kurtarıcı olabilmektedir. Çiplerin mikroimplantlarda kullanılabilmesi pek çok imkân sağladığı gibi, beraberinde bazı zorluklar da getirmektedir. Bunların en önemlisi devreye güç sağlanması ve devrenin harcadığı güç problemidir. Alışılagelmiş elektronik devre tasarımları şarj edilebilir pil, şebeke gibi düzenli güç kaynaklarına erişim sağlayabilirken; vücut içine yerleştirilmiş bir devreye dışarıdan temas edebilen bir güç kaynağı kullanabilmek veya pil değiştirebilmek için vücut bütünlüğüne zarar verebilecek bir operasyon olabileceğinden dolayı imkân dâhilinde değildir. Bu sebeple öncelikle bu implantlara herhangi bir temas olmadan enerji sağlayabilecek sistemler temin edilmeli, aynı zamanda da bu cihazların harcadığı güç minimize edilmelidir. Biyoimplantların bu gereksinimlerine hitap etmesi amacıyla, farklı güç temin yöntemleri bulunmaktadır. Bunlardan biri de, radyo frekansı (RF) işaretler, mekanik titreşimler gibi olaylardan elde edilen gerilimlerin hasadı ile enerji elde edilmesidir. Bu çalışmanın yer aldığı projede, biyomedikal uygulamalar için 2.4 GHz RF işaretten enerji hasadı için bir güç yönetim tümdevresi tasarlanmıştır. Projede üç ana blok bulunmaktadır. Güç yönetim bloğu, bir anten vasıtasıyla implant dış ünitesinden iletilen 2.4 GHz işareti bir doğrultucu ile DC gerilime çevirmekte, yük pompası ile daha yüksek bir DC seviyesine getirip bir kapasite üzerine depolayarak güç sağlamaktadır. Bu çalışmanın gerçeklediği genlik tepe detektörü ve analog sayısal çevirici (ADC) de gelen 2.4 GHz işaretin genliğini belirleyip, bu değeri ADC ile sayısal veriye çevirerek implantın dış ünitesine iletecek olan verici bloğuna hazırlamakla görevlidir. Son olarak verici bloğu, ADC ile sayısal veriye çevrilmiş genlik ölçümünü dış üniteye iletmektedir. Güç yönetim ünitesinin kapasite üzerine depolanacak gerilim değerini doğru ayarlayabilmesi için, belirli bir giriş işaret seviyesini doğrulttuktan sonra belirli bir sayıda yük pompası katından geçirmesi gerekmektedir, bu sebeple gönderilen bu genlik seviyesi bilgisi dış ünitenin ilettiği işareti ayarlayabilmesi için önem arz etmektedir. RF işaret genliğinin belirlenmesi için tasarlanan devrede genlik tepe değeri detektörleri (GTDD) için sıklıkla kullanılan diyot kapasite ikilisi kullanılmamıştır. 200 mV ile 900 mV arasında olan genlik belirleme aralığının büyük kısmı, diyotun ileri geriliminin altında kalmaktadır. Bunu aşmak için kullanılabilecek kutuplama devreleri ise güç tüketimini artıracağından iki transistörlü farklı bir devre topolojisi kullanılmıştır. Sonuç olarak belirlenen aralıkta kazançtan feragat edilmesine rağmen, ortalama güç tüketimi 8 µW'dan daha az olmakla beraber en kötü koşulda 1.6 µs'den daha hızlı ayarlama süresine sahip bir GTDD tasarlanıp serimi yapılmıştır. 200 mV – 900 mV aralığı için alınan çıkış benzetim sonuçlarında 553 – 918 mV arası, ölçüm sonuçlarında 600 – 918 mV arası olmuştur. Çalışmanın ikinci bölümü olan ADC genlik tepe değeri detektörünün 2.4 GHz giriş işaretinden elde ettiği DC gerilimi 8 bitlik sayısal işarete çevirmektedir. Düşük güç tüketimi, projenin gereksinimlerine uygun hız ve çözünürlük düzeyi ve gerçekleştirilmesinin diğer mimarilere kıyasla daha kolay olması sebebiyle ADC mimarisi olarak ardışık yaklaşımlı (SAR) ADC seçilmiştir. Bilindiği üzere, SAR ADC üç temel bloktan oluşmaktadır. İlki örnekle-tut işlemi gerçekleştiren ve temelde bir anahtar veya birim kazançlı tampon ile kapasiteden oluşan blok, ikincisi karşılaştırıcı devresi, üçüncüsü de içerisinde çıkış bitlerinin tutulduğu ve dönüştürme işleminin ardışık bir biçimde yönetildiği mantık bloğudur. SAR ADC'lerin bir avantajı da mantık bloğunda dönüştürme işlemine ek olarak ADC'ye bağlı olarak kullanılan diğer devrelerin de bazı girişleri dönüştürme işlemine senkronize bir biçimde kontrol edilebilmektedir. Bu çalışmada da SAR mantık bloğunun bu özelliği hem elde edilen sayısal çıkışın vericiye ulaştırılmasında, hem de örnekleme kapasitesinin alacağı girişin belirlenmesinde, hem de GTDD'nin kullanılmadığı süreçte besleme geriliminden kesilerek güç tüketiminin azaltılmasında kullanılmıştır. ADC farklı çalışma rejimleri için 3 bitlik bir kip girişi ile kontrol edilmektedir. GTDD de ADC'nin kontrol bloğuna bağlı olarak çalışmaktadır. GTDD ile ADC'nin biri asıl, dördü test olmak üzere beş farklı çalışma kipi bulunmaktadır. Devrenin fonksiyonunu yerine getirdiği asıl çalışma kipinde, dışarıdan gelen bir başlatma işaretiyle ADC, GTDD'yi çalıştırıp, çıkışındaki analog işareti sayısala işarete dönüştürmekte ve başına 2 bitlik bir kod ekleyip 2.5 MHz'lik asıl saat işareti sayaç ile 32'ye bölerek bu başına kod eklenmiş sayısal çıkışı 78 kHz'lik bir saat hızıyla verici bloğa göndermektedir. Bu gönderim sona erdiğinde tekrar başlatma işareti gelene kadar devre tekrar çalışmaz. Birinci test kipinde, GTDD sürekli olarak örnekleme kapasitesine genlik seviyesini depolamaktadır ve çıkışta bu kapasitenin üzerindeki analog değer alınmaktadır. Bu kipte ADC dönüştürme işlemi yürütmemektedir. İkinci test kipinde ise ADC, başlat işareti geldiğinde GTDD'yi çalıştırmadan, dışarıdan gelen bir analog işareti sayısala işarete dönüştürmekte ve başına 2 bitlik bir kod ekleyip 2.5 MHz'lik asıl saat işareti sayaç ile 32'ye bölerek bu başına kod eklenmiş sayısal çıkışı 78 kHz'lik bir saat hızıyla verici bloğa göndermektedir. Bu kipte de ADC sürekli dönüştürme yapmamaktadır, yonga içerisindeki güç yönetim ünitesinden gelen dönüştürme başlangıcı işareti ile başlatarak 8 bitlik bir dönüşüm işlemi yürütüp verici bloğa gönderdikten sonra tekrar başlangıç işaretinin gelişini beklemektedir. Üçüncü kipte, ADC GTDD'nin çıkışını alıp yavaşlatmadan, dönüşümün gerçekleştiği hızda ve başına kod eklemeksizin çıkışa vermektedir. Dördüncü test kipinde yine ikinci test kipine benzer biçimde GTDD çalıştırılmadan dışarıdan alınan analog giriş dönüştürülmektedir. Bu kipin ikinci test kipinden farkı ise, aynı üçüncü test kipindeki gibi, herhangi bir başlangıç işaretine ihtiyaç duymadan sürekli dönüşüm yapması ve herhangi bir yavaş saat hızıyla senkronize etmeksizin 2.5 MHz'lik asıl sayaç frekansında seri bir biçimde dışarı verilmektedir. Proje kapsamında GTDD'nin ve ADC'nin şematik tasarımları yapılmış, ADC'nin mantık bloğu için bir Verilog kodu yazılmış, devrelerin serimleri yapılmış ve üretime gönderilmiştir. Devreler TSMC'nin 40 nm üretim sürecinde tasarlanmıştır. Üretim sonucu GTDD'nin ölçümü alınabilmişken, mantık bloğunun gerçekleştirilmesindeki bir hata sebebiyle ADC çalıştırılamadığından ADC için benzetim sonuçları değerlendirilmiştir. Sayısal çıkışın da alınabilmesi için de, GTDD'nin çıkış değeri bir FPGA kartı üzerinde bütünleşmiş edilmiş bir ADC ile beraber sayısala çevrilerek sayısal çıkış ölçümü alınmaya ve bu çıkışla verici bloğu üzerinden veri gönderimi yapılmaya çalışılmıştır. Tez beş bölüme ayrılmıştır. Giriş bölümünde projenin genel özellikleri, gerçekleştirilmesinin ardındaki motivasyon ve tezdeki çalışma için tasarım gereksinimleri gösterilmiştir. İkinci bölümde devre için kullanılan blokların genel çalışma prensibi anlatılmıştır. Üçüncü bölümde gerekli fonksiyonları gerçekleştiren devrelerin gerçekleştirilmesi, şematik tasarımı ve serim süreci gösterilerek ortaya çıkan devrelerin çalışma biçimleri anlatılmıştır. Dördüncü bölümde benzetim ve ölçüm sonuçları gösterilmiş, son bölümde de tasarımın benzer yayınlarla karşılaşması yapılmış, tasarımın son ürünü için yapılabilecek muhtemel geliştirmeler belirtilmiştir.

Advances in integrated circuit technology enabled increasing computation and signal processing capabilities all the while shrinking device sizes and costs. Furthermore, continuously shrinking device sizes and scaling of supply voltages increased accessibility and versatility of systems on chip that include sensors and mixed signal circuits. This enabled new fields to benefit from very large scale integration. One of such fields is biomedical in-body implants. As device sizes got smaller, it became possible to implant devices with complex circuitry inside human body. While these new devices present many opportunities, they pose several challenges as well. One of these challenges is transmission and dissipation of power. Since physically contacting in-body implants needs is impossible, an efficient method of energy transmission to power the devices. In the project that includes this work, a power management scheme was proposed to provide energy to bioimplants inside body tissues. The system employs energy harvesting from a 2.4 GHz signal using rectifiers and charge pumps to charge a capacitor to 2.5 V. As the RF signal undergoes reflection and scattering when passing through body tissues, the amplitude of signal arriving at the antenna may vary. Therefore, for proper operation and achieving the intended voltage level, RF signal transmitted from the unit outside the body needs to be controlled. To this end, the signal variations can be mitigated by adjusting the transmission power. In order to establish such a control loop, the chip needs to be able to measure the strength of the received signal, convert this value to digital and transmit the value back to the transmitter to close the loop. In this work, an amplitude peak detector (APD) and an analog-to-digital converter (ADC) is designed for this purpose. Amplitude peak detector in this work uses a two-transistor amplitude peak detector circuit instead of the conventional diode-capacitor topology due to its small size and its lack of forward voltage requirement. The resulting circuit, while having a smaller gain, has an output between 600 mV to 918 mV for an input amplitude range of 200 mV to 900 mV, dissipating average power less than 8 µW. For ADC, successive approximation register (SAR) architecture is chosen due to its easy implementation and low power dissipation. SAR logic can be designed to support multiple modes of operation. As a result, five modes of operation were defined and controlled through 3-bit mode input. All but the first mode are intended as test modes for the APD, ADC chain. In the first mode, which is the main functional mode, ADC converts the output of the APD once and sends the digital output serially to the radio for transmission. In the second mode, the APD works by itself and its analog output of APD is taken out for tests. In the third mode, the APD is not turned on, external analog input is converted once and the digital output is sent to the transmitter. In the fourth mode, the ADC converts an external analog input continuously and lastly in the fifth mode, ADC converts the analog output of APD continuously. Due to an implementation problem of SAR logic block, ADC could not be tested; but the APD worked and was measured. In order to complete the system, an FPGA board that contains an ADC was used to convert the APD output to digital and send the value to the transmitter block. The thesis includes five chapters, the first chapter introduces the work, its motivation and its specification. The second chapter describes the basics of blocks of the circuits. Third chapter gives detailed description of the circuits designed to implement the required functions. Fourth chapter contains simulations and measurements of the circuit. Fifth chapter concludes the thesis and compares the design with similar works.