Faz Kilitlemeli Sistemlere Pıd Yaklaşımı

Abstract

Bu çalışmada PID kontrolörü faz kilitlemeli çevrim (PLL) sistemlerine entegre etme yolu araştırılmıştır. Temel PLL yapıları incelenmiş ve s domeni transfer fonksiyonları kullanılarak analiz edilmiştir. Sürekli hal hataları ve basamak cevapları ters Laplace dönüşümü kullanılarak formüle edilmiştir. PLL’lerin çalışma aralıkları ve gürültü performansları verilmiştir. Yük pompası kullanan PLL yapıları detaylı olarak incelenmiştir. Bu PLL’in alt blokları açıklanmış, basamak cevabı tasarım parametrelerinin bir fonksiyonu olarak verilmiştir. Yük pompası içeren PLL’lerin hali hazırda integratör içerdiği göz önünde bulundurularak PID kontrolörü PD kontrolörü olarak değiştirilmiştir. Bu amaca uygun bir PD kontrolörü önerilmiştir. Önerilen PLL yapısının s domeni transfer fonksiyonu çıkartılmış ve bu transfer fonksiyonundan yararlanılarak basamak cevabına ait formüller hesaplanmıştır. Kontrolör parametrelerinin basamak cevabına etkisi incelenmiştir. Önerilen kontrolör yapısı 0.35μm AMS CMOS prosesi kullanılarak gerçeklenmiştir. Daha önceden önerilen iki PLL yapısının parametreleri önerilen kontrolör kullanılarak iyileştirilmiştir. Hesaplanan sonuçlar simülasyonlarla uyumluluk göstermiştir.

In this work, a proper way to implement PID controllers into PLL systems is examined. Basic PLL structures are explained and analyzed using their s domain transfer functions. Steady state errors and transient responses are formulated in detail with the help of inverse Laplace transforms of s domain functions. Working ranges and noise performances of PLLs are given. Charge pump PLL structure is examined in detail. The building blocks of charge pump PLL such as the phase frequency detector and the loop filter are explained. Transient response of a charge pump PLL is given as a function of the design parameters. Considering that the charge pump PLL system already has an integrator, PID controller is configured as a PD controller. A PD controller suitable for integrating into charge pump PLLs is proposed. The s domain transfer function of the proposed PLL structure is formulated and using the transfer function, transient response of the proposed PLL is extracted. Effects of controller parameters on the transient response are investigated. Proposed controller is realized using 0.35μm CMOS process of AMS. The parameters of the two previously proposed PLLs are tuned with the proposed controller and the calculations shows consistent results with the simulations.