CMOS akım modlu çok seviyeli mantık devreleri tasarımı

Abstract

Çok Seviyeli Mantık (ÇSM), ikili mantık sisteminin genelleştirilmiş halidir. ÇSM ile birçok işlemin daha az transistor ile yapılabileceği kabul edilmektedir. Ancak ÇSM ile fonksiyon gerçekleme kayda değer derecede karmaşıktır. Bu çalışmada, ÇSM fonksiyonlarım daha az transistor ile gerçeklemeye elverişli yeni devrelerin tasarımı amaçlanmıştır. Bu amaca yönelik olarak temel indirgeme yöntemleri ve mevcut iki CMOS devre tasarım tekniği incelenmiştir. CMOS teknolojisi ile ilk ÇSM devre tasarım örnekleri Hibrit olarak nitelenen devre topolojisi üzerine kuruludur. Bu tasarım yönteminde, akım modlu giriş ve çıkış devreleri ile gerilim modlu kontrol katı aynı yapı bloğu içerisindedir. Ancak bu tasarım tekniği, gerilim modlu kontrol katındaki gecikmelerden dolayı işaret bozulması fazla olduğundan, günümüzde pek tercih edilmemektedir. Ayrıca bu tasarım yaklaşımı yüksek sayı tabam kullanımına uygun düşmemektedir. Zira, sayı tabam ile devre karmaşıklığı hızla artmaktadır. Modern tasarım yaklaşımı, tamamen alam modlu çalışan devreler üzerine kuruludur. Bu yapıda, aynı operatörü tasarlamak için gereken transistor sayısı hibrit modlu tasarlanan devreden yaklaşık % 50 daha azdır. Sınırlı toplam operatörü (Tsum) ile fonksiyon gerçeklenmesi durumunda, indirgeme olasılığının Max operatörü ile tasarlanmış fonksiyona göre daha fazla olduğu bilinmektedir. Buradan hareketle, daha önce Hibrit modlu olarak tasarlanan Tsum operatörü, tam akım modlu Min operatörü devresi revize edilerek yeniden tasarlanmıştır. Hibrit modlu olarak 9 transistor ile oluşturulabilen bu operatör, tam akım modlu olarak 4 transistor ile gerçeklenmiştir. Tsum ile indirgeme olasılığının yüksek oluşu ve operatör tasarlamak için gereken transistor sayısının az oluşu, bir fonksiyonu gerçeklemek için gereken transistor sayısını azaltmıştır. Bu durum bir örnek fonksiyon üzerinde gösterilmiş ve simülasyon sonuçları da verilmiştir.

Multiple Valued Logic (MVL), is generalized form of binary logic system. It is accepted that with MVL many operations can be made with fewer transistors. But function realisation with MVL is quite complex. In this study, new circuit's designs are aimed which are suitable for realizing MVL functions with fewer transistors. Inclined towards this aim, basic minimization methods and existing two CMOS circuit design techniques examined. Firs MVL circuits designs, made with CMOS technology are based on Hybrid circuit topology. In this design topology, current mode input and output blocks and voltage mode control block are placed in the same circuit. But this design method isn't preferred today due to signal deteriorations, because of voltage mode control block delays. In addition this design approach doesn't comply with using higher radix systems. Because with radix (number system) increase complexity increases rapidly. Modern design approach is based on full current mode circuits. In this method, it is needed nearly %30 fewer transistors than hybrid mode to design the same operator. In case of function realisation with Truncated Sum operator (Tsum), it is known that the minimization possibility is much more than function realisation with Max operator. Starting from this point, in hybrid mode beforehand designed Tsum as hybrid mode is redesigned by revising the full current mode Min operator circuit. While this operator can be formed with 9 transistors as hybrid mode, it is realised with 4 transistors as full current mode. Because of high minimisation possibility and less transistor requirements for operator realisations, transistor number for realising a full function decreases. This situation is shown on a sample function and simulation results are included.