Optimization and design of a CMOS 1800 MHZ receiver front end

Abstract

Bu çalışmanın motivasyon kaynağı son yıllarda RFIC ürünlerine olan talep artışı ve bu yeni konu üzerinde gitgide artmakta olan akademik araştırmalardır. Bu tez çalışmasında CMOS prosesi ile LNA ve Mixerin analizi, 1800 MHz için optimizasyonu ve tasarımı verilmiştir. CMOS prosesi ile gerçeklenecek böyle bir tasarıma başlamak için öncelikle MOS tranzistörün yüksek frekans davranışı incelenmiştir. Bu incelemenin en önemli sonucu olarak, tasarım sırasında yapılan simulasyonlarda MOS tranzistöre geçit ve taban dirençlerinin eklenmiştir. Söz konusu parazitik dirençlerin değerleri eleman boyutlarına ve proses profiline bağlıdır, bu dirençlerin değerlerinin nasıl hesaplanacağı belirtilmiştir. MOS tranzistörün yüksek frekans davranışı hakkında elde edilen bu bakış açışım kullanarak LNA ve Mixer topolojileri incelenmiş, seçilen topolojiler verilen bütün spesifikasyonlar için analiz edilmiş, 1800 MHz için optimizasyonu ve tasarımı yapılmıştır. LNA, diferansiyel kaskod yapıyı içeren, endüktif olarak kompanze edilmiş ve endüktif yüklenmiş bir devredir. Tasarımda kullanılan endüktanslar, kırmık üzerinde helezonik bobinler olarak gerçeklenmiştir. Helezonik bobinlerin analizi ASITIC isimli bir bilgisayar programı yardımıyla yapılmıştır. Mixer devresi, kuyruk tranzistörleri içermeyen bir Gilbert hücresidir, yük olarak PMOS tranzistörler kullanılmıştır. LNA ve Mixer devrelerinin simulasyon sonuçlan bir DCS alıcı sitemi için gerekli spesifikasyon koşullarını sağlamaktadır.The motivation of this work is the increasing research and demand for radio frequency integrated circuits in the last few years. In this thesis, analysis, optimization and design of an 1800 MHZ LNA and downconversion mixer with CMOS process is described. To start a CMOS integrated circuit design operating in the radio frequencies, first the high frequency behaviour of the MOS transistor is investigated. The key point derived from this investigation is the inclusion of gate and substrate resistances to the MOS transistor while performing a simulation. The value of the gate and substrate resistances depend on the device dimensions and process parameters. The formulas and techniques to determine the values of these resistors are derived. With the gained perspective of high frequency behaviour and simulation of the MOS transistor, an LNA and a downconversion mixer is analyzed for all the given specifications, optimized and designed to operate in 1800 MHz. The LNA has a differential cascode topology, which is inductively compensated and inductively loaded. The inductors are realized as on-chip spiral inductors, the analysis of the spiral inductors are performed with a CAD tool named ASITIC. The downconversion mixer circuit resembles a Gilbert cell without a tail current of the input transistors, with PMOS transistors as loads. The simulation results of the LNA and the downconversion mixer meet the requirements as the building blocks of an integrated DCS system.