Please use this identifier to cite or link to this item: http://hdl.handle.net/11527/13251
Title: Sar Adc'nin Davranışsal Modellenmesi
Other Titles: Behavioral Modelling Of Sar Adc
Authors: Toker, Ali
Akkaya, Mehmet Arda
10079455
Elektronik ve Haberleşme Mühendisligi
Electronic and Communication Engineering
Keywords: Adc Modellenmesi
Sar-adc
Adc Modelling
Sar-adc
Issue Date: 6-Jul-2015
Publisher: Fen Bilimleri Enstitüsü
Institute of Science and Technology
Abstract: Son yirmi yılda, elektronik sistemlerde kullanılan tümdevre sayısı giderek artmı ̧stır. Bunun sebebi, CMOS teknolojisinindeki geli ̧smeler sonucunda daha yüksek performasa sahip tümdevrelerin daha ucuz fıyata daha küçük alanda üretilmesine olanak saglamasıdır. Ayrıca, bu geli ̧smeler karma ̧sık sayısal i ̧saret i ̧sleme tekniklerinin ̆ de ortaya çıkmasına yardım etmi ̧stir. Böylece analog ve sayısal sistemler iç içe girmeye ba ̧slamı ̧slardır. Tüm i ̧saretlerin analog i ̧saretler oldugu dünyamızla sayısal i ̧saretlerin i ̧slendi ̆ gi ̆ dünya arasındaki baglantı analog-dijital çeviriciler ile sa ̆ glanmaktadır. Analog-dijital ̆ çeviriciler (ADC), dijital i ̧saret i ̧sleme tekniklerinin geli ̧smesi ile birlikte oldukça yaygın hale gelmi ̧stir. Analog bir i ̧saret analog-dijital çevirici sayesinde dijital koda dönü ̧stürülmekte ve i ̧slenmek üzere dijital sinyal i ̧sleme bloguna gönderilmektedir. ̆ Analog-dijital çevirici dönü ̧stürme i ̧slemi sırasında sırasıyla örtü ̧sme önleyici süzgeç, örnekleme, kuantalama ve kodlama fonksiyonlarını gerçekle ̧stirmektedir. Öncelikle giri ̧s i ̧sareti dı ̧sındaki tüm i ̧saretleri süzmek için örtü ̧sme önleyici süzgeç kullanılır. Daha sonra bu i ̧saret belli bir periyotta i ̧slenmke üzere örneklenir. Örneklenen bu i ̧saretin hangi quantalama aralıgına dü ̧stü ̆ günü quantalama blo ̆ gu belirler. Son olarak ̆ da bu i ̧saret sayısal bir kod olarak kar ̧sımıza çıkar Ba ̧slıca ADC yapıları incelendiginde: SAR ADC, Delta Sigma ADC, Flash ADC ̆ kar ̧sımıza çıkmaktadır. Her bir ADC yapısı belli bir mühendislik problemini çözebilmek adına olu ̧sturulmu ̧slardır. Diger ADC türleri ile kıyaslandı ̆ gında, SAR ̆ ADC orta ve yüksek çözünürlük ile beraber dü ̧sük güç tüketimi saglamayabilmesi, ̆ tercih sebebi olmasını saglamı ̧stır. Ayrıca SAR algoritmasının basitli ̆ gi sebebiyle yapı ̆ kolaylıkla anla ̧sılabilmektedir. Basit bir SAR ADC yapısında örnekleme blogu, kar ̧sıla ̧stırıcı blo ̆ gu, SAR loji ̆ gini ̆ gerçekle ̧stirecek sayılsal devre ve en önemlisi dahili bir dijital-analog çevirici (DAC) bulunmaktadır. ̇Ilk olarak, analog giri ̧s i ̧sareti örneklme blogunda örneklenmektedir. ̆ Daha sonra örneklemi ̧s giri ̧s i ̧sareti kar ̧sıla ̧stırıcı blogunda dahili DAC çıkı ̧sı ile ̆ kar ̧sıla ̧stırılır. Bu ilk kar ̧sılatırmada DAC orta seviyedeki kod degerindedir. Buna ̆ göre en önemli bit degeri hesaplanır ve DAC yeni de ̆ gerine yerle ̧stirilir. DAC'ın sahip ̆ oldugu eleman sayısı kadar bu i ̧slem devam eder. Tüm elemanlar için kar ̧sıla ̧stırma ̆ yapıldıgında çıkı ̧s i ̧sareti hazırlanmı ̧s olmaktadır. ̆ aynı bloklardan olu ̧smaktadır. Bu bloklara ek olarak bir de kuvvetlendirici blogu ̆ bulunmaktadır. ̇Ilk SAR dönü ̧sümü tamamlandıgı zaman, giri ̧s i ̧sareti ve nihai DAC ̆ degeri arasındaki fark bize quantalama hatasını vermektedir. Bu hata kuvvetlendirici ̆ blogu sayesinde kuvvetlendirilerek tekrardan bir SAR dönü ̧sümü yapmak üzere ̆ örnekleme bloguna gönderilir. ̆ ve ikinci SAR dönü ̧sümlerinde elde edilen sayısal degerler birle ̧stirmek üzere sayısal ̆ hata bloguna yollanır. Bu blok bize nihai sayısal çıkı ̧s i ̧saretini verecektir. ̆ Dahili DAC içerisinde kullanılan kapasite elemanlarının uyumu, SAR ADC perfor- mansını belirleyen en önemli etkendir. Tüm i ̧slemler iki kapasite arasındaki orana göre gerçekle ̧stirildikleri için eleman degerlerindeki saçılma do ̆ grudan performası ̆ dü ̧sürmektedir. CMOS teknlojisindeki geli ̧smeler sonucu daha küçük alanda uyumu daha yüksek kapasiteler geçeklenebilmektedir. Böylece SAR ADC ile daha yüksek çözünürlük degerlerine gidilebilmektedir. ̆ Proses teknolojisinin geli ̧smesi ile beraber kapasitif DAC daha küçük alanda daha uyumlu elemanlarla gerçeklenebilmektedir. Böylece SAR ADC ile daha yüksek çözünürlük degerlerine gidilebilinmektedir. Fakat daha yüksek çözünürlükle beraber ̆ daha yüksek hızlara gidilmek istenildiginde SAR ADC yapısındaki di ̆ ger blokların ̆ da performansa etkileri ortaya çıkmaktadır. Bu etkilerin nelerden kaynaklandıgı ve ̆ performansı ne kadar etkiledikleri önemli bir soru haline gelmektedir. Geli ̧sen teknolojiyle beraber, tümdevre yapılarını incelemek için kullanılan programlar da oldukça ilerlemi ̧stir. Fakat günümüzün karma ̧sık elektronik devleri incelerken tasarımın her a ̧samasında bu programları kullanmak oldukça fazla zaman kaybına yol açmaktadır. Tümdevre yapılarındaki transistor sayısının artması, tümdevreyi analiz etmek için kullanılan bu programların daha yava ̧s çalı ̧smasına sebep olmaktadır. Günümüzde kullanılan en basit bir tümdevremin bile çok sayıda transistor içerdigi ̆ dü ̧sünülürse, karma ̧sık bir tümdevre yapısının transistor seviyesindeki analizinin daha yava ̧s olacagı açıktır. Bir devrenin simulasyon süresi günler mertebesinde ̆ sürebilmektedir. Analog-dijital çeviriciler karma ̧sık tümdevre yapılarından biridir ve bu yüzden tasarıma transistor seviyesi yerine blok seviyesinde ba ̧slamak akıllıca bir ba ̧slangıç olmaktadır. Böylece istenilen performası saglayabilmek için tümdevreyi olu ̧sturan ̆ blokların ihtiyaç duydugu tasarım parametreleri belirlenmi ̧s olur. Tasarım sırasında ̆ tasarlanan bloklara ait parametreler, model içerisine yerle ̧stirilerek istenilen hedefe ne kadar yakla ̧sıldıgı da ara ̧stıralabilir. Son olarak tasarımı bitmi ̧s bir tümdevrenin ̆ parametreleri yine model içerine eklenerek performansı en çok etkileyen blokların hangileri oldugu hakkında fikir sahibi olunabilir. Matlab ve Simulink ortamında ̆ kurulan modeller hızlı ve dogru sonuçlar vererek, tasarım öncesinde ve sonrasında ̆ tasarım parametrelerinin belirlenmesinde ve varolan yapı hakkında bilgi edinmede kullanılabilirler. Bu çalı ̧smada, iki adımlı SAR ADC mimarisinin davranı ̧ssal modellenmesi, devredeki idealsizlikler dahil edilerek incelenmi ̧stir. Tüm bloklar Simulink ortamında tasarlanmı ̧stır ve bloklara ait tüm parametreler degi ̧sken olarak kabul edilmi ̧stir. ̆ Böylece olu ̧sturulan model herhangi bir hızdaki ve herhangi bir çözünürlükteki SAR ADC yapısını gerçekle ̧stirmek için kullanılabilmektedir. SAR ADC yapısındaki en önemli blok olan kapasitif DAC analizi için yogun bir ̆ çaba harcanmı ̧stır. Ek olarak daha dü ̧sük alanda aynı fonksiyonu gerçeklemek için kullanılan zayıflatıcı kapasitenin etkisi de incelenmi ̧stir. Her bir kapasite elamanın saçılması ve parazitik kapasitelerin etkisi de bu analize dahil edilmi ̧stir. Bir sonraki önemli blok olan kar ̧sıla ̧stırıcı içinse yükselme ve dü ̧sme zamanı, giri ̧ste alıglanabilecek en küçük gerilim ve dengesizlik gerilimi modellenmi ̧stir. ̇Iki a ̧samalı SAR yapısı kuvvetlendiriciye ihtiyaç duydugu için bu blok da modellenmi ̧stir. ̆ Ayrıca tüm i ̧slemler saat i ̧saretine göre gerçekle ̧stirildikleri için saat i ̧saretinin sahip olabilecegi idealsizlikler de modellenmi ̧stir. Son olarak her bir referans geriliminin ̆ etkisini modellemek için degi ̧skenler kullanılmı ̧stır. ̆ Olu ̧sturalan model sonuçları ile ölçüm sonuçlarının tutarlı oldugu gözlenmi ̧stir. ̆ Laboratuvar ortamında tamamlanması saatler süren ölçümler kurulan model ile hızlı bir ̧sekilde elde edilebilmektedir. Sonuç olarak, gerçekle ̧stirilen davranı ̧ssal model ile SAR ADC performansı kısa zaman diliminde dogru bir ̧sekilde inceleme fırsatı ̆ sunmaktadır.
During the last two decades, the usage of integrated circuits have been increased in modern electronic systems due to development of the process technology while offering low cost and high performance. Also it leads to powerful digital signal processing techniques that require an analog-to-digital converter (ADC) to communicate with analog world. Nowadays, ADCs (Analog to Digital Converters) become very popular with the increase of mixed signal applications in electronic. Moreover, energy consumption have been the most significant topic in the last decade. Amongst various ADC architectures, SAR (Successive Approximation Register) ADC becomes most common ADC architecture as it is suitable for low power, medium to high resolution and medium speed applications. Previously, Capacitive DAC array was the most critical block of SAR ADC, due to the matching of the elements in the DAC that determines the total noise contribution and linearity of SAR ADC. Developing technology gives an opportunity to implement the DAC with smaller area and better matching and as a result it is possible to reach higher resolution with SAR ADC. However other non-idealities of the blocks in SAR ADC must be taking into account to attain higher resolution together with high speed. The increase of transistor number in the circuit due to the development of process technology cause long transistor-level simulation time that can be take days to complete. However, Matlab or Simulink models offer fast and accurate results that can be used to determine design specifications or to investigate exist architecture. In this thesis, complete behavioral model of a two-step SAR ADC architecture is studied in Matlab Simulink environment to analyze non-idealities of capacitive DAC, comparator, opamp, clock signal and reference voltages by using charge equations that are derived to find transfer functions of the SAR-ADC. Since all block parameters are set as a variable, it is possible to use model for any Nbit SAR ADC architecture with small changes. Moreover the model shows promising results with respect to measurement results of the SAR-ADC that is also studied in the thesis. As a consequence, accomplished model is a powerful tool that helps to understand basic and complex behaviour of the SAR ADC and provides information about limiting factors for ADC in a short time period compared to transistor-level simulations.
Description: Tez (Yüksek Lisans) -- İstanbul Teknik Üniversitesi, Fen Bilimleri Enstitüsü, 2015
Thesis (M.Sc.) -- İstanbul Technical University, Instıtute of Science and Technology, 2015
URI: http://hdl.handle.net/11527/13251
Appears in Collections:Elektronik Mühendisliği Lisansüstü Programı - Yüksek Lisans

Files in This Item:
File Description SizeFormat 
10079455.pdf9.89 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.