Flip-flop Tabanlı Fiziksel Kopyalanamaz Fonksiyonun Güvenliği Ve Güvenirliği

Abstract

Bu tezde, güvenli ve güvenilir şekilde farklı entegre devrelerin tanınmasını sağlayan ve 2002’de Gassend tarafından önerilen yöntemi inceliyoruz. Bu yöntem, entegre devreler içindeki lojik kapıların istatistiksel gecikme değişimlerini kullanan fiziksel kopyalanamaz fonksiyon (PUF) devreleri ile gerçeklenir. PUF devresi her bir yonga için dinamik ileti cevap çifti yöntemi ile çok sayıda gizli anahtar üretir. Tezde flip-flop tabanlı PUF devresi Xilinx Virtex2 Pro FPGA’de gerçeklenmiştir ve bu yöntemin kimlik belirleme yeteneği, güvenirliği ve güvenliği incelenmiştir. Bu amaçla, farklı entegre devrelerin tanımlama süreçlerinde önemli olan çevresel gürültü ve entegre devreleri arasında değişim parametrelerini tanımladık ve ölçtük. PUF devresinin yazılımsal saldırılara karşı direncini ölçmek için iki farklı yaklaşım uygulanmıştır. İlk yaklaşımda, saldırılar bir sınıflama problemi olarak ele alınmış ve bu problemde SVM sınıflayıcı kullanılmıştır. İkinci yaklaşımda ise, PUF devresini tanımlayan lineer modeli gecikme değişkenlerini bulmak için Lineer Programlama tekniği uygulanmıştır.

In this thesis, we study the technique, proposed by Gassend in 2002, that enable us to identify different IC in secure and reliable way. This technique, realized by using the physical unclonable function (PUF) circuits exploits statistical delay variation of logic gates across ICs. Each PUF circuit generates a lot of secret keys according to challenge response pairs scheme. Arbiter-based PUF circuit has been implemented in Xilinx Virtex2 Pro FPGA and the identification capability, reliability and security of this scheme has been investigated. For this purpose, we define and measure the parameters like inter-chip variation and environmental noise, which are important in identification process of different ICs. In order to test the resistance of PUF circuit to against software attacks we applied two approaches. In first approach, attacks are considered as a classification problem in which SVM classifier are used. In the second approach, Lineer Programming technique is applied in order to find delay variables of lineer model of PUF circuit.