

**ÇİFT DARBE TESTİ İLE GÜÇ MOSFETLERİNDE, PARAZİTİK ETKİ
VE ANAHTARLAMA KAYIPLARININ UYGULAMALI TESPİTİ VE
MONTE CARLO YÖNTEMİ İLE GÜVENİLİRLİK ANALİZİ**

YÜKSEK LİSANS TEZİ

Abdulkerim ÖZTÜRK

Elektrik Mühendisliği Anabilim Dalı

Elektrik Mühendisliği Programı

ŞUBAT 2025

**ÇİFT DARBE TESTİ İLE GÜÇ MOSFETLERİNDE, PARAZİTİK ETKİ
VE ANAHTARLAMA KAYIPLARININ UYGULAMALI TESPİTİ VE
MONTE CARLO YÖNTEMİ İLE GÜVENİLİRLİK ANALİZİ**

YÜKSEK LİSANS TEZİ

**Abdulkerim ÖZTÜRK
(504211048)**

Elektrik Mühendisliği Anabilim Dalı

Elektrik Mühendisliği Programı

Tez Danışmanı: Doç. Dr. Derya Ahmet KOCABAŞ

ŞUBAT 2025

ISTANBUL TECHNICAL UNIVERSITY ★ GRADUATE SCHOOL

**PRACTICAL DETECTION OF PARASITIC EFFECTS AND SWITCHING
LOSSES IN POWER MOSFETS BY DOUBLE PULSE TEST AND
RELIABILITY ANALYSIS BY MONTE CARLO METHOD**

M.Sc. THESIS

Abdulkerim ÖZTÜRK

Department of Electrical Engineering

Electrical Engineering Programme

FEBRUARY 2025

İTÜ, Lisansüstü Eğitim Enstitüsü'nün 504211048 numaralı Yüksek Lisans Öğrencisi Abdulkerim ÖZTÜRK, ilgili yönetmeliklerin belirlediği gerekli tüm şartları yerine getirdikten sonra hazırladığı “ÇİFT DARBE TESTİ İLE GÜÇ MOSFETLERİNDE, PARAZİTİK ETKİ VE ANAHTARLAMA KAYIPLARININ UYGULAMALI TESPİTİ VE MONTE CARLO YÖNTEMİ İLE GÜVENİLİRLİK ANALİZİ” başlıklı tezini aşağıda imzaları olan jüri önünde başarı ile sunmuştur.

Tez Danışmanı : **Doç. Dr. Derya Ahmet KOCABAŞ**
İstanbul Teknik Üniversitesi

Jüri Üyeleri : **Doç. Dr. Ali Fuat Ergenç**
İstanbul Teknik Üniversitesi

Dr. Öğretim Üyesi Kubilay Atalay
İstanbul Gedik Üniversitesi

Teslim Tarihi : **08 Ocak 2025**
Savunma Tarihi : **10 Şubat 2025**





Elif'e,



ÖNSÖZ

Yüksek lisans tez çalışmam sırasında tüm destek ve rehberliği için danışmanım Doç. Dr. Derya Ahmet KOCABAŞ'a teşekkürlerimi sunarım.

AVL Türkiye EHW Ekibi'ne, projelerimde sağladıkları teknik bilgi birikimi ve çalışma ortamındaki yapıcı destekleri için minnettarım. Ekip üyelerinin tecrübeleri, çalışmamın gelişimine önemli katkılarda bulunmuştur.

Bu süreçte bilgi ve deneyimleriyle bana her zaman destek olan Yük. Müh. Alperen YAZAR'a ayrıca teşekkür etmek isterim. Kendisi, çalışmalarına katkıda bulunarak hem teknik hem de manevi anlamda yanımda olmuştur.

Uzun yıllardır hayatımda olan, sevinçlerimi ve zorluklarımı benimle paylaşan değerli arkadaşlarım Muhammet ve Sinan'a da özel olarak teşekkür etmek isterim.

Hayatım boyunca bana sürekli destek olan annem Rahime'ye, babam Ömer'e, kardeşlerim Semanur ve Sude Nur'a şükranlarımı sunarım.

Şubat 2025

Abdulkerim ÖZTÜRK
Elektrik Mühendisi

İÇİNDEKİLER

	<u>Sayfa</u>
ÖNSÖZ	ix
İÇİNDEKİLER	xi
KISALTMALAR	xiii
SEMBOLLER	xv
ÇİZELGE LİSTESİ	xvii
ŞEKİL LİSTESİ	xx
ÖZET	xxi
SUMMARY	xxiii
1. GİRİŞ	1
1.1 Tezin Amacı	2
1.2 Literatür Araştırması	3
2. GÜÇ MOSFETLERİ HAKKINDA GENEL BİLGİLER	5
2.1 MOSFET Tipleri ve Çalışma Prensibi	5
2.1.1 Kanal ayarlamalı ve kanal oluşmalı MOSFET	5
2.1.2 N kanal ve P kanal MOSFET	7
2.1.3 Çalışma prensibi	8
2.2 MOSFET'in Dinamik Karakteristikleri	10
2.2.1 Kapasite karakteristikleri	10
2.2.2 Anahtarlama karakteristikleri ve dv/dt koruması	12
2.3 MOSFET Seçimi ve Tasarım Kriterleri	13
2.3.1 MOSFET seçiminde dikkat edilmesi gerekenler	14
2.3.2 Termal yönetimi	16
3. GÜÇ MOSFETLERİNDE KAYIPLAR VE ÇİFT DARBE TESTİ	19
3.1 Güç MOSFET'lerinde Kayıplar	19
3.1.1 İletim kayıpları	19
3.1.2 Anahtarlama kayıpları	22
3.2 Çift Darbe Testi	27
4. MOSFETLERİN KARŞILAŞTIRILMASI	33
4.1 Hesaplamalar ve Benzetim	33
4.2 Farklı Yük ve Çalışma Koşullarında MOSFET Kayıp Analizi	38
4.3 Monte Carlo Analizi	47
5. PARALEL MOSFETLERİN AKIM DAĞILIMI	53
5.1 Şema ve Devre Baskı Kartı Tasarımı	53
5.1.1 Sistem parazitiklerinin incelenmesi	56
5.2 Benzetim ve Deneysel Test Sonuçları	60
5.3 Sonuçların Yorumlanması	72
6. SONUÇLAR	75
KAYNAKLAR	77
ÖZGEÇMİŞ	81



KISALTMALAR

AA	: Alternatif Akım
AEC	: Otomotiv Elektronik Konseyi
BJT	: Bipolar Jonksiyon Transistör
DA	: Doğru Akım
DUT	: Test Edilen Cihaz
EMI	: Elektromanyetik Girişim
ESR	: Eşdeğer Seri Direnç
ESL	: Eşdeğer Seri Endüktans
FET	: Alan Etkili Transistör
GaN	: Galyum Nitrit
IGBT	: İzoleli Geçit Bipolar Transistör
IC	: Entegre Devre
ISO	: Uluslararası Standardizasyon Organizasyonu
IEC	: Uluslararası Elektroteknik Komisyonu
MOSFET	: Metal Oksit Yarı İletken Alan Etkili Transistör
PCB	: Baskılı Devre Kartı
RMS	: Kök Ortalama Kare Değeri
Si	: Silisyum
SiC	: Silikon Karbür
SPICE	: Entegre Devreler için Simülasyon Programı



SEMBOLLER

A	: Amper
C	: Kapasitans
D	: Görev Döngüsü
F	: Farad
f_s	: Anahtarlama Frekansı
f₀	: Kesim Frekansı
H	: Henry
Hz	: Hertz
I	: Akım
L	: Endüktans
P	: Güç
E	: Enerji
V	: Gerilim
X_C	: Kapasitör Reaktansı
X_L	: Endüktör Reaktansı
Ω	: Ohm
E_{on}	: Açılma Enerji Kaybı
E_{off}	: Kapanma Enerji Kaybı
t_r	: Yükselme Süresi
t_f	: Düşme Süresi
R_{dson}	: İletim Durumu Savak-Kaynak Direnci
R_{θJC}	: Jonksiyon-Kılıf Termal Direnci
R_{θCS}	: Kılıf-Soğutucu Termal Direnci
R_{θSA}	: Soğutucu-Ortam Termal Direnci
R_{θJA}	: Jonksiyon-Ortam Termal Direnci
C_{gd}	: Kapı-Savak Kapasitesi
C_{gs}	: Kapı-Kaynak Kapasitesi
C_{ds}	: Savak-Kaynak Kapasitesi
C_{iss}	: Giriş Kapasitesi
C_{oss}	: Çıkış Kapasitesi
C_{rss}	: Ters Transfer Kapasitesi



ÇİZELGE LİSTESİ

	<u>Sayfa</u>
Çizelge 4.1 : IAUS300N10S5N015T MOSFET parametreleri.....	33
Çizelge 4.2 : IAUS260N10S5N019T MOSFET parametreleri.....	36
Çizelge 4.3 : Hesaplanan kayıplar (μJ), IAUS300N10S5N015T, 40 A yük.....	40
Çizelge 4.4 : Benzetim kayıpları (μJ), IAUS300N10S5N015T, 40 A yük.	41
Çizelge 4.5 : Deneyisel ölçümle elde edilen kayıplar (μJ), IAUS300N10S5N015T, 40 A yük.	41
Çizelge 4.6 : Hesaplanan kayıplar (μJ), IAUS260N10S5N019, 40 A yük.	44
Çizelge 4.7 : Benzetimle kayıpları (μJ), IAUS260N10S5N019, 40 A yük.....	44
Çizelge 4.8 : Deneyisel ölçümle elde edilen kayıplar (μJ), IAUS260N10S5N019, 40 A yük.	44
Çizelge 4.9 : Devredeki değişkenlerin en kötü durum toleransları.....	48



ŞEKİL LİSTESİ

	<u>Sayfa</u>
Şekil 2.1 : Kanal ayarlamalı (Depletion) MOSFET.	6
Şekil 2.2 : Kanal oluşmalı (Enhancement) MOSFET.	7
Şekil 2.3 : MOSFET tipleri ve sembolleri.	8
Şekil 2.4 : MOSFET'in çalışma bölgeleri.....	9
Şekil 2.5 : MOSFET parazitik kapasiteleri.	10
Şekil 2.6 : Kapı şarjı ve zamanlamalar.	12
Şekil 2.7 : Savak akımı-sıcaklık grafiği.	15
Şekil 2.8 : Eşdeğer termal model.	16
Şekil 3.1 : Savak akımının bir fonksiyonu olarak savak kaynak direnci.....	20
Şekil 3.2 : Diyot akımının fonksiyonu olarak verilen diyot direnci.....	21
Şekil 3.3 : Güç MOSFET'inin anahtarlama geçişleri.	22
Şekil 3.4 : IAUS300N10S5N015T akım yükseliş ve akım düşüş süreleri.....	23
Şekil 3.5 : IAUS300N10S5N015T paralel diyotunun ters toparlanma süresi ve ters toparlanma yükü.	23
Şekil 3.6 : IAUS300N10S5N015T veri sayfasında yer alan plato gerilimi.....	24
Şekil 3.7 : IAUS300N10S5N015T kapı-savak grafiğinde iki nokta yaklaşımı. ...	25
Şekil 3.8 : Çift darbe testi devresi.	27
Şekil 3.9 : Çift darbe testi dalga şekilleri a) Kapı kaynak gerilimi, b) Anahtar gerilimi ve c) Anahtar akımı.	28
Şekil 3.10 : Çift darbe test devresi a) t_1 aralığı b) t_2 aralığı c) t_3 aralığı.	29
Şekil 3.11 : Hava boşluklu çekirdekli endüktans.....	30
Şekil 3.12 : DA bara kapasitörleri.	31
Şekil 4.1 : Çift darbe testi benzetim devresi.	39
Şekil 4.2 : IAUS300N10S5N015T MOSFET'i 48 V, 6,7 Ω kapı direnci, 50 A yük, iletme girme anında deneysel test sonucu ve benzetim sonucu..	39
Şekil 4.3 : IAUS300N10S5N015T MOSFET'i 48 V, 6,7 Ω kapı direnci, 50 A yük, kesime gitme anında deneysel test sonucu ve benzetim sonucu..	40
Şekil 4.4 : IAUS260N10S5N019T MOSFET'i 48 V, 6,7 Ω kapı direnci, 50 A yük, iletme girme anında deneysel test sonucu ve benzetim sonucu..	42
Şekil 4.5 : IAUS260N10S5N019T MOSFET'i 48 V, 6,7 Ω kapı direnci, 50 A yük, kesime gitme anında deneysel test sonucu ve benzetim sonucu..	43
Şekil 4.6 : İki MOSFET'in 48 V, 50 A yük, üç farklı dirençte, iletme girme anında hesaplama, benzetim ve deneysel ölçüm sonuçları.....	45
Şekil 4.7 : İki MOSFET'in 48 V, 50 A Yük, üç farklı dirençte, kesime gitme anında hesaplama, benzetim ve deneysel ölçüm sonuçları.....	46
Şekil 4.8 : İki MOSFET'in 52 V, 40 A yük, üç farklı dirençte, hesaplama, benzetim ve deneysel ölçüm için toplam anahtarlama kayıpları.....	46

Şekil 4.9 : IAUS300N10S5N015T MOSFET’i 48 V, 9,8 Ω kapı direnci, üç farklı yük ile deneysel anahtarlama kayıpları.	46
Şekil 4.10 : Monte Carlo benzetim aşamaları.	47
Şekil 4.11 : Monte Carlo benzetiminde akım grafiği.	49
Şekil 4.12 : Monte Carlo benzetiminde MOSFET tepe gerilim grafiği.	50
Şekil 4.13 : Monte Carlo benzetiminde MOSFET iletme girme kaybı grafiği.	50
Şekil 4.14 : Monte Carlo benzetiminde MOSFET kesime gitme grafiği.	51
Şekil 5.1 : 4 paralel kol MOSFET devresi.	53
Şekil 5.2 : 3-fazlı tasarım için kapı sürme devresi.	54
Şekil 5.3 : Desaturasyon koruma devresi.	55
Şekil 5.4 : Baskı devre kartı iz akımı kapasitesi.	55
Şekil 5.5 : Güç kartının baskı devresi.	56
Şekil 5.6 : Güç kartında alt MOSFET’lerin parazitikleri.	57
Şekil 5.7 : Devredeki bütün parazitiklerin gösterimi.	58
Şekil 5.8 : Akım bağlanma etkisi olmadan güç kartı devresi.	59
Şekil 5.9 : Test düzeneği.	60
Şekil 5.10 : Mekanîğiyle birlikte evirici.	61
Şekil 5.11 : 48 V- 650 A- sönümleyici 0 nF- R_g (1: 9,8 Ω , 2: 14,7 Ω , 3: 19,7 Ω): a) I_D , b) V_{DS} , c) I_{Don} , d) I_{Doff}	64
Şekil 5.12 : 48 V- 650 A- R_g 0 Ω -sönümleyici(1: 0 nF, 2: 23,5 nF, 3: 50 nF): a) I_D , b) V_{DS} , c) I_{Don} , d) I_{Doff}	66
Şekil 5.13 : T6- 36 V- 650 A- R_g 14,7 Ω -sönümleyici(1: 0 nF, 2: 23,5 nF, 3: 50 nF): a) İletime girme anı, b) Kesime gitme anı.	67
Şekil 5.14 : T6 MOSFET’i 36 V 1: 0 nF, 2: 23,5 nF, 3: 50 nF.	67
Şekil 5.15 : T6- 36 V- 650 A- sönümleyici 0 nF- R_g (1: 9,8 Ω , 2: 14,7 Ω , 3: 19,7 Ω): a) İletime girme anı, b) Kesime gitme anı.	68
Şekil 5.16 : T6 MOSFET’i 36 V 1: 9,8 Ω , 2: 14,7 Ω , 3: 19,7 Ω	68
Şekil 5.17 : T6- 48 V- 650 A- R_g 14,7 Ω -sönümleyici(1: 0 nF, 2: 23,5 nF, 3: 50 nF): a) İletime girme anı, b) Kesime gitme anı.	69
Şekil 5.18 : T6 MOSFET’i 48 V 1: 0 nF, 2: 23,5 nF, 3: 50 nF.	69
Şekil 5.19 : T6- 48 V- 650 A- sönümleyici 0 nF- R_g (1: 9,8 Ω , 2: 14,7 Ω , 3: 19,7 Ω): a) İletime girme anı, b) Kesime gitme anı.	70
Şekil 5.20 : T6 MOSFET’i 48 V 1: 9,8 Ω , 2: 14,7 Ω , 3: 19,7 Ω	70
Şekil 5.21 : T6- 52 V- 650 A- R_g 14,7 Ω -sönümleyici(1: 0 nF, 2: 23,5 nF, 3: 50 nF): a) İletime girme anı, b) Kesime gitme anı.	71
Şekil 5.22 : T6 MOSFET’i 52 V 1: 0 nF, 2: 23,5 nF, 3: 50 nF.	71
Şekil 5.23 : T6- 52 V- 650 A- sönümleyici 0 nF- R_g (1: 14,7 Ω , 2: 19,7 Ω): a) İletime girme anı, b) Kesime gitme anı.	72
Şekil 5.24 : T6 MOSFET’i 52 V 1: 14,7 Ω , 2: 19,7 Ω	72
Şekil 5.25 : T6 MOSFET’i 48 V, kapı direnci 14,7 Ω , sönümleyici 50 nF.	74

ÇİFT DARBE TESTİ İLE GÜÇ MOSFETLERİNDE, PARAZİTİK ETKİ VE ANAHTARLAMA KAYIPLARININ UYGULAMALI TESPİTİ VE MONTE CARLO YÖNTEMİ İLE GÜVENİLİRLİK ANALİZİ

ÖZET

Günümüz dünyasında artan bilimsel gelişmelerle birlikte elektronik cihazlar daha küçük, daha hızlı ve daha verimli hale gelmiştir. Transistörler, modern elektronik ve teknoloji devriminin temel bileşenlerinden biridir ve sayısız uygulamanın merkezinde yer alır. Güç yönetimi ve kontrol sistemlerinde kullanılan transistörler, enerji verimliliğini artırarak endüstriyel cihazlardan yenilenebilir enerji sistemlerine kadar geniş bir yelpazede yaygın olarak kullanılır.

Motor sürücülerin tasarımı sırasında göz önüne alınan ana kriterler verim, boyut ve maliyettir. Bunlar birçok parametreye bağlı olsa da çalışma sırasında açığa çıkan ısıanın ana kaynağı olan güç kayıplarının büyük bir kısmı yarı iletken anahtarlama elemanları tarafından oluşturulmaktadır. Bu elemanların doğru seçimi ve etkin kullanımı, sistemin genel performansını doğrudan etkiler. Ayrıca, soğutma sistemlerinin tasarımı ve yerleşimi de bu kayıpların yönetilmesinde kritik bir rol oynar. Yarı iletken malzemelerin termal özellikleri ve anahtarlama hızları, sürücülerin verimliliğini belirleyen önemli faktörlerdir.

Yüksek verimli güç dönüştürücüler ve eviricilerde, MOSFET ve IGBT gibi transistör türleri, yüksek anahtarlama hızları ve düşük kayıpları ile öne çıkar. İletim ve anahtarlama sırasında güç kayıpları nedeniyle ısı açığa çıkar. Bu kayıpların büyük bir kısmı, transistörlerin anahtarlama sırasında sergilediği davranışlardan kaynaklanır. Güç kayıplarını en aza indirmek ve ideal tasarımı oluşturmak için kayıpların tasarım aşamasında öngörülmesi ve hesaplanması büyük önem taşır.

Bu çalışmada, ilk olarak MOSFET'lerin yapısı ve çalışma prensipleri incelenmiştir. Ardından dinamik karakteristikleri ve seçim kriterleri ele alınmıştır. Güç MOSFET'lerinde iletim direnci, yükselme zamanı, düşme zamanı ve kapasitelerin etkisini görmek için birbirine yakın değerlerde iki MOSFET, çift darbe testi ile incelenmiş ve deneysel sonuçlar, benzetim ile hesaplama sonuçlarıyla desteklenmiştir. Bütün sonuçların birbirine paralel olarak gösterdiği IAUS260N10S5N019T seri numaralı MOSFET'in belirtilen koşullarda daha verimli olduğudur. Ardından MOSFET'lerin güvenilirliğini değerlendirmek için Monte Carlo analizi ve en kötü durum analizi yöntemleri kullanılmıştır. Monte Carlo analizi ile sıcaklık, besleme gerilimi ve üretim toleransları gibi parametreler, belirlenen aralıklar içinde rastgele değişim göstererek olası sonuçların istatistiksel dağılımı elde edilir. Bu sayede, MOSFET'in gerçek dünya koşullarında performansındaki olası sapmalar ve arıza olasılığı öngörülür. Bu sayede, cihazın güvenli çalışma sınırları belirlenmiştir. Bu iki yöntemin bir arada kullanılmasıyla, MOSFET tasarımlarının güvenilirliği artırılarak elektronik sistemlerin kararlılığı ve performansı en üst düzeye çıkarılmıştır.

Paralel MOSFET'lerin akım dağılımını incelemek için, ilk olarak birbirine dört paralel kol bulunan ve her kolda iki seri bağlı MOSFET'in ve sürücü kartının şema ve devre baskı kartı tasarımı yapılmıştır. Tasarım sırasında dikkat edilmesi gereken noktalara değinilmiştir. Yol kalınlıkları belirtilen 22 kW güç seviyesi için hesaplanmış ve sıcaklık artışı dikkate alınmıştır. Anahtarın iç yapısından kaynaklanan doğal parazitik etkiler olduğu gibi devre yapısından eklenen parazitik etkiler de mevcuttur. Bu tez çalışmasında, devre ile ilgili olan, yani MOSFET kaynak bağlantılarına ait parazitik etkiler, MOSFET'ler arası kaçak endüktanslar ve anahtarlama döngüsü kaçak endüktansı incelenmiş ve akım bağlanma etkisi olup olmama durumuna göre matrisler çıkartılmıştır. Benzetim ve test sonuçları, akım dağılımının nasıl gerçekleştiğini ve parazitik etkilerin bu dağılıma olan etkisini göstermiştir. Farklı kapı dirençleri ve sönümleyici kapasitelerle yapılan karşılaştırmalar sonucunda hangi değerlerin kullanılacağına karar verilmiştir. 14,7 Ω kapı direnci kayıpların en uygun düzeyde olduğu ve tepe değerlerini de aynı şekilde dengeli bir hale getirdiği için, 50 nF sönümleyici kapasite kayıpların artmasını kapı direncine göre daha az etkilediği için yüksek seçilmiş, bu sayede gerilim dalgalanmaları ve ani gerilim değişimi (dv/dt) azaltıldığı için seçilmiştir. Sonuçların yorumlanması bölümünde, elde edilen veriler ışığında akım dağılımının iyileştirilmesi için öneriler sunulmuştur. Bu çalışmalar, paralel MOSFET'lerin daha verimli ve güvenilir bir şekilde kullanılmasına katkı sağlamaktadır.

PRACTICAL DETECTION OF PARASITIC EFFECTS AND SWITCHING LOSSES IN POWER MOSFETS BY DOUBLE PULSE TEST AND RELIABILITY ANALYSIS BY MONTE CARLO METHOD

SUMMARY

With the increasing scientific advancements in today's world, electronic devices have become smaller, faster, and more efficient. Transistors are one of the fundamental components of modern electronics and technology, playing a central role in countless applications. Transistors used in power management and control systems enhance energy efficiency, finding use across a wide range of applications, from industrial devices to renewable energy systems. Advances in transistor technology have enabled higher power density and improved thermal management. Furthermore, advancements in semiconductor materials, such as Silicon Carbide (SiC) and Gallium Nitride (GaN), paved the way for them to work in a higher voltage and frequency range. These developments contribute significantly to reducing energy losses, thereby supporting the global shift toward sustainable and eco-friendly technologies.

The main criteria considered during the design of motor drivers are efficiency, size, and cost. Although these depend on many parameters, a significant portion of power losses, which are the primary source of heat generated during operation, is caused by semiconductor switching elements. Managing these losses effectively is crucial, as excessive heat can reduce the lifespan and performance of the components, leading to increased maintenance costs and potential system failures. Therefore, optimizing the selection and operation of these switching elements not only improves energy efficiency but also plays a vital role in enhancing the overall reliability and durability of the motor driver system.

In applications such as high-efficiency power converters and inverter circuits, transistor types like MOSFETs and IGBTs stand out with their high switching speeds and low losses. They generate heat due to power losses that occur during conduction and switching. Minimizing power losses and achieving an optimal design are essential. Therefore, predicting and calculating losses during the design phase becomes critical. Accurate modeling of these losses not only enhances system reliability but also reduces the need for extensive cooling solutions.

There is a technique that provides switching losses in MOSFETs and other power semiconductor devices which is called double pulse testing. This test provides a controlled way to evaluate the device's switching behavior under realistic conditions, making it a crucial technique in the design and optimization of power electronics circuits. During the double pulse test, a MOSFET is subjected to two consecutive pulses: a long pulse followed by a short pulse, with a defined off-time in between. The long pulse allows the device to reach a steady-state current level, and the short pulse initiates the switching transition. By capturing the voltage and current waveforms

during these transitions, it is possible to measure the energy losses that occur when the MOSFET turns on (E_{on}) and turns off (E_{off}). The area under the voltage-current curve during switching events corresponds to the energy dissipated in the device. This data helps identify how efficiently the MOSFET handles switching and conduction, as well as the impact of factors like gate drive conditions, parasitic inductances, and operating temperatures on the overall performance. Using the results from the double pulse test, designers can optimize the circuit and device parameters to minimize losses, thereby enhancing the efficiency and reliability of power converters and motor drive systems.

To assess the reliability of MOSFETs, method like Monte Carlo analysis is employed. Monte Carlo analysis involves performing simulations with parameters such as temperature, supply voltage, and manufacturing tolerances within given ranges to create a statistical distribution of possible outcomes. This approach allows for predicting potential deviations in performance and failure probabilities of MOSFETs under real-world conditions. Using this method enhances the reliability of MOSFET designs both statistically and deterministically, optimizing the stability and performance of electronic systems.

In the initial stages of the study, the losses of the MOSFET considered in the design were calculated using the described methods. Mathematical models and formulations derived for this purpose were utilized. Calculations were repeated for different conditions applied during the test. The DC-Link voltage was set to 36 VDC as the minimum, 48 VDC as the nominal, and 52 VDC as the maximum voltage. The inductance value used as the load was kept constant while varying the pulse durations. By varying the pulse durations, the load currents were adjusted. The desired current levels were achieved by varying only the duration of the first pulse. The dead time between two pulses was set sufficiently long to allow the current to drop to zero. In this way, the necessary examinations were carried out.

In the next phase, the parameters for the double pulse test were determined. During the tests, the load current was varied by changing the pulse duration variables while keeping the inductance value constant. Under the specified conditions and at room temperature, the losses of the MOSFET were identified and recorded through the conducted tests. For this purpose, the loss analysis section on the oscilloscope was utilized. Current measurements were made using a Rogowski coil connected to the previously left gaps on the PCB. The gate resistance values were adjusted to ensure precise control over the switching characteristics. Additionally, the impact of varying load currents on the switching was analyzed. Pulses were applied to the gate driver via the oscilloscope to drive the MOSFETs for the desired durations.

The durations selected were for 36 VDC, the values are specified as 5-5-5 μ s (corresponding to 50 A), 4-4-4 μ s (corresponding to 40 A) and 3-3-3 μ s (corresponding to 30 A). For 48 VDC, the pulse durations are used as 3,70-3,70-3,70 μ s (corresponding to 50 A), 2,92-2,92-2,92 μ s (corresponding to 40 A) and 2,15-2,15-2,15 μ s (corresponding to 30 A). For 52 VDC, the values are selected as 3,45-3,45-3,45 μ s (corresponding to 50 A), 2,70-2,70-2,70 μ s (corresponding to 40 A) and 1,95-1,95-1,95 μ s (corresponding to 30 A). Simulations for the double pulse test were conducted using the LTspice program. It was observed that the losses were consistent. This consistency is crucial for the validity of this study.

In the final section, the analysis of current distribution in a parallel MOSFET circuit with four branches is made, which is essential for optimizing the performance and reliability of power electronics systems. The impact of parasitic elements, such as stray capacitances, inductances, and resistances, on the switching behavior and power losses in the system is assessed. Inverter simulation is conducted as a critical tool for analyzing the performance of the circuit, allowing for the examination of voltage, current, and switching characteristics in various load scenarios. Moreover, the design and analysis of the printed circuit board (PCB) are carried out, as it directly affects the overall system performance, including thermal management and electromagnetic interference. As a result of the double pulse test performed on the power card prepared for this inverter with 22 kW power level, 14,7 Ω gate resistance was selected because it optimizes the losses and stabilizes the peak values in the same way, 50 nF damping capacitance was selected high because it affects the increase in losses less than the gate resistance, thus reducing voltage fluctuations and sudden voltage change (dv/dt). In the interpretation of the results section, suggestions for optimizing the current distribution are presented in the light of the obtained data. These studies contribute to a more efficient and reliable use of parallel MOSFETs.



1. GİRİŞ

Transistörler, elektrik sinyallerini yükseltmek veya anahtarlama için kullanılan temel yarı iletken cihazlardır ve modern elektronik devrelerin yapı taşlarıdır. 1926 yılında fizikçi Julius Edgar Lilienfeld transistör fikrinin patentini almış ancak gerçekleştirme şansı olmamıştı. İlk transistör 1947 yılında New Jersey şehrinde Bell Laboratuvarlarında Amerikan Telefon ve Telegraf (ATT) şirketinin bir araştırma geliştirme projesi ile icat edilmiştir. William Schokley, John Bardeen ve Walter Brattain araştırmada başrolü paylaşan kişilerdir. Bu icat, bilim otoriteleri tarafından dünya tarihinin en önemli icatlarından biri olarak nitelendirilmekte olup, elektronik ve bilgi teknolojileri alanında devrim niteliğinde bir dönüşümün kapısını aralamıştır [1].

Transistörler iki kategoriye ayrılır: Bipolar jonksiyon transistör (BJT) ve alan etkili transistör (FET). BJT akım kontrollü, düşük giriş empedansına sahip, genellikle daha yavaş anahtarlama hızına sahip ve baz terminalinden sürekli bir akım akışı gerektiğinden daha fazla güç tüketimine sahiptir. MOSFET'ler ise gerilim kontrollü, anahtarlama hızı yüksek olmasından dolayı yüksek frekanslı uygulamalarda yaygın, düşük güç tüketimine sahiptir ve genellikle düşük gürültü performansı sunar [2].

MOSFET, 20. yüzyılda Mohamed Atalla ve Dawon Kahng tarafından Bell Labs'te geliştirilmiştir [3]. MOSFET'ler, genellikle N kanal ve P kanal olmak üzere iki temel yapıya ayrılır ve her iki tür de farklı uygulamalarda kullanılır. N kanal MOSFET'ler, daha düşük iç direnç ve daha yüksek akım taşıma kapasitesi sunarak, çoğu güç elektronik uygulamasında tercih edilir. P kanal MOSFET'ler ise genellikle düşük güçlü ve düşük gerilimli devrelerde kullanılır. MOSFET'ler, hem anahtarlama hem de analog sinyal yükseltme için uygundur [4]. Yüksek verimlilikleri ve hızlı yanıt süreleri, özellikle yüksek frekanslı devrelerde ve güç dönüştürücü sistemlerde önemlidir. Ayrıca, düşük kapı sürme akımları sayesinde, mikrodenetleyiciler ve dijital kontrol sistemleri ile kolayca entegre edilebilirler. MOSFET'lerin tasarımında dikkate alınması gereken başlıca parametreler arasında eşik gerilimi (V_{th}), savak kaynak

direnci ($R_{DS(on)}$), geiş süreleri (t_r) ve (t_f), termal direnler ($R_{\theta JC}$) veya ($R_{\theta JA}$), kapı yk (Q_g) ve ıkıř kapasitesi (C_{oss}) yer alır. Bu parametreler, MOSFET'in performansını doėrudan etkileyerek, enerji verimliliėini ve termal ynetimini belirler.

MOSFET'ler, geniř bir uygulama yelpazesine sahip oldukları iin elektronik ve g elektroniki alanında yaygın olarak kullanılır. G dnřtrc devreler, motor srcleri, DA-DA dnřtrcler ve eviricilerde anahtar eleman olarak yer alırlar. Ayrıca, bilgisayar ve mobil cihazlarda, mikroişlemciler ve hafıza birimleri gibi dijital devrelerde sinyal işlemede kullanılırlar. Yksek frekanslı devrelerde dřk kayıp ve hızlı anahtarlama kapasiteleri nedeniyle, zellikle yenilenebilir enerji sistemleri ve elektrikli ara g sistemleri gibi enerji verimliliėi yksek uygulamalarda tercih edilirler. Bunun yanı sıra, endstriyel otomasyon ve robotik sistemlerde de yksek hızlı kontrol ve hassasiyet saėladıkları iin sıka kullanılırlar [5].

1.1 Tezin Amacı

Enerji, insanlıėın en temel ihtiyalarından biri olarak nemini korumaktadır. Artan enerji talebi, giderek daha byk bir ihtiya haline gelmektedir. Enerjinin daha verimli kullanımı ve dnřm, enerji ihtiyacını azaltmak iin kritiktir. Bu tez alıřmasında, iki farklı MOSFET'in kayıpları ift darbe testi ile karřılařtırmalı incelenmiřtir. Sonrasında Monte Carlo yntemi ile kayıpların hangi aralıktaki deėiřebileceėine deėinilmiřtir. Etkileri tm boyutlarıyla incelemek amacıyla btn komponentlerin veri sayfaları incelenmiř ve toleransların tamamı hesaba katılarak LTspice programı ile benzetimi yapılmıřtır. Kayıpların hesabı, benzetimi ve deneysel test sonuları karřılařtırılmıřtır. Son kısımda ise MOSFET'leri srmek iin kapı src devre tasarımı ve devrenin besleme kartının da tasarımı yapılmıřtır. Drt paralel kola sahip MOSFET g kartının endktif parazitik etkilerinin akım daėılımı zerindeki etkisi birok farklı kořul altında Python ortamında bir araya getirilerek incelenmiřtir ve matrisler řeklinde modelleri ıkarılmıřtır. Farklı kapı direnci ve snmleyici kapasite deėerleriyle yapılan testler incelenerek, hangi deėerlerin en uygun olduėuna karar verilmiřtir. Bu alıřma, enerji verimliliėini artırmak ve sistemin daha stabil alıřmasını saėlamak iin neriler de sunmuřtur.

1.2 Literatür Araştırması

1969 yılında yapılan bir çalışmada, Sze, yarı iletken cihazların fiziksel prensiplerini kapsamlı bir şekilde açıklayan bir eser ortaya koymuştur. Kitap, yarı iletkenlerin temel özellikleri, P-N bağlantıları ve diyotlar gibi temel devre elemanlarının işleyişini ele alır. Sze, MOSFET'ler de dahil olmak üzere çeşitli yarı iletken cihazların yapısını, çalışma prensiplerini ve uygulama alanlarını detaylandırır. Ayrıca, yarı iletkenlerin elektriksel, termal ve optik özelliklerine dair derinlemesine bilgiler sunar. Bu çalışma, yarı iletken teknolojisinin anlaşılmasında kritik bir kaynak olarak kabul edilir ve mühendislik öğrencileri ile araştırmacılar için önemli bir referans noktasıdır. Yazar, teori ve pratik arasındaki ilişkiyi vurgulayarak, yarı iletken cihazların tasarım ve uygulama süreçlerine katkıda bulunmuştur [4].

Z. J. Shen ve arkadaşları 2006 yılında, güç MOSFET'lerinin anahtarlama kayıplarını analiz ederek mevcut hesaplama yöntemlerine yeni bir bakış açısı getirdiler. Çalışma, anahtarlama süreci sırasında gerçekleşen iç fiziksel olayları inceleyerek, mevcut yöntemlerin kayıp hesaplamalarındaki yanlışlıkları ve eksiklikleri ortaya koymaktadır. Özellikle, çıkış kapasitesi kaybı teriminin gereksiz olduğu ve anahtarlama sürelerinin kapı yük parametreleriyle tahmin edilmesinin kayıpları önemli ölçüde abarttığı sonucuna vardılar. Yazarlar, bu sorunları çözmek için yeni bir kapı yük parametre tanımı ve anahtarlama sürelerinin daha doğru bir şekilde tahmin edilmesi için bir yöntem önerdiler. Bu öneriler, güç MOSFET'lerinin performans değerlendirmesine ve verimliliğin artırılmasına katkı sağlamayı amaçlamaktaydı [6].

2009 yılında M. Rodriguez ve arkadaşları tarafından yapılan çalışmada, düşük gerilimde anahtarlama dönüştürücülerde güç MOSFET'leri için kapsamlı bir analitik anahtarlama kaybı modeli sunulmaktadır. Geleneksel olarak, bu dönüştürücülerde anahtarlama kayıplarını ve verimliliği hesaplamak için parçalı lineer model kullanılmaktaydı; ancak son nesil düşük gerilimli güç MOSFET'lerinin kullanımı ve anahtarlama frekanslarının sürekli artışı, bu modelin parazitik endüktansları da hesaba katacak şekilde gözden geçirilmesini zorunlu kılmıştır. Sunulan anahtarlama kaybı modeli, tüm parazitik endüktansları içermekte ve anahtarlama sürecini netleştirerek bu endüktansların anahtarlama davranışını ve nihai dönüştürücü verimliliğini nasıl

etkilediđi hakkında bilgi sađlamaktadır. Ayrıca, alıřmada kapasitif ve endüktif belirlenen iki farklı anahtarlama durumu analiz edilmiřtir. Kapasitif belirlenen durumda paralı lineer model uygulanabilirken, endüktif belirlenen durumda önerilen model daha dođru sonuçlar vermektedir. Detaylı bir řekilde sunulan deneysel sonuçlar, analitik bulguları desteklemektedir [7].

Infineon firması AN-1194 ile MOSFET'lerin SPICE benzetimleri için kapsamlı bir model sunmaktadır. Bu model, güç MOSFET'lerinin anahtar açma ve kapama davranıřlarını daha dođru bir řekilde modellemek için geliřtirilmiřtir. alıřmada, IRFH5006 model MOSFET'i üzerinde yapılan deneyler, MOSFET'in farklı durumlarda nasıl performans gösterdiđini ortaya koymaktadır. Model, parazitik elemanları ve eřitli alıřma kořullarını göz önünde bulundurarak, anahtar kayıplarını ve sıcaklık etkilerini analiz etmektedir. Ayrıca, ift darbe testi ile elde edilen veriler, modelin dođruluđunu ve uygulama alanlarını desteklemektedir. alıřma, tasarımcıların ve mühendislerin MOSFET'lerin dinamik performanslarını analiz ederek, daha etkili devre tasarımları yapmalarına olanak tanımaktadır [8].

Reliability Analysis Center tarafından 1993 yılında yayımlanan detaylı raporda, devrelerin ařırı kořullarda performansını deđerlendirmek amacıyla bileřen deđiřkenliđini hesaba katmayı hedefler. Bu analiz, bileřen kalitesi, yařlanma ve evresel stresler gibi faktörleri dikkate alarak devrelerin sınırları içinde nasıl davrandıđını tahmin etmeye yardımcı olur. En kötü durum analizinin uygulanması, devre tasarımıyla iliřkili finansal, yasal ve güvenlik risklerini azaltmada kritik bir rol oynar; böylece tasarımcılar, performansı etkileyen faktörleri belirleyip kontrol edebilirler. Bu yöntemler, yüksek güvenilirlik gerektiren elektronik sistemler için önemlidir ve mühendislerin beklenmedik deđiřkenliklere karřı dayanıklı tasarımlar geliřtirmelerini sađlar [9].

2. GÜÇ MOSFETLERİ HAKKINDA GENEL BİLGİLER

MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), elektronik devrelerde sıkça kullanılan bir yarı iletken cihazdır ve hem analog hem de dijital uygulamalarda önemli bir rol oynar. MOSFET'in yapısı dört temel terminalden oluşur: kapı (gate), kaynak (source), savak (drain) ve gövde (body). Kapı terminali, yarı iletkenin üzerine ince bir oksit tabakası ile izole edilmiştir ve bu tabaka, cihazın iletkenliğini kontrol etmek için kullanılır. MOSFET'in çalışma prensibi, kapı terminaline uygulanan gerilimle kaynak ve savak arasındaki akımın kontrol edilmesine dayanır. Kapıya yeterli bir gerilim uygulandığında, yarı iletken malzemede bir iletim kanalı oluşur ve bu kanal üzerinden elektrik akımı geçebilir.

2.1 MOSFET Tipleri ve Çalışma Prensibi

MOSFET, yapısına bağlı olarak iki gruba ayrılır:

1. Kanal Ayarlamalı (Depletion) MOSFET
2. Kanal Oluşmalı (Enhancement) MOSFET


Bu iki MOSFET türü ayrıca akım iletiminin sağlandığı kanal tipine göre iki alt gruba ayrılır:

- 1.PMOS: Kanal bölgesi P tipi malzeme ile kaplanmıştır.
- 2.NMOS: Kanal bölgesi N tipi malzeme ile kaplanmıştır.

2.1.1 Kanal ayarlamalı ve kanal oluşmalı MOSFET

Kanal ayarlamalı MOSFET olan Şekil 2.1'de, taban malzeme (gövde) olarak P tipi bir madde kullanılmıştır. Bu P tipi malzeme üzerinde uygun bölgelerde N tipi alanlar oluşturulmuş ve bu alanlar arasına ince bir kanal yerleştirilmiştir. Yapının üst kısmı tamamen SiO_2 (silikon oksit) tabakasıyla kaplanmış durumdadır. Ancak bu tabakanın havadaki Na (sodyum)'dan etkilenme ihtimali nedeniyle, üzerine ikinci bir tabaka olarak Si_3N_4 (silikon nitrat) kaplanmıştır. N tipi maddelerden çıkartılan bağlantı uçları, savak (D) ve kaynak (S) olarak adlandırılır ve silikon tabakalara delikler açılarak

metalik bağlantı Şekil 2.1'deki gibi sağlanmıştır. Savak (D) ve kaynak (S) uçları, N tipi bölgeyle doğrudan bağlantılıyken, kapı (G) ucu yarı-iletken maddeden izole edilmiştir. Kapı (G) ucuna sıfır gerilim uygulandığında, savak (D) ve kaynak (S) uçları arasında belirli bir akım akar, çünkü bu uçlar birbirleriyle doğrudan bağlantılıdır. Kapı (G) terminaline pozitif gerilim uygulandığında, N tipi maddeler arasında mevcut olan kanal genişler ve D-S uçları arasından geçen akım artar. Kapı terminaline negatif gerilim uygulandığında ise kanal daralarak akım azalır. Şekildeki kanal N tipi maddeden yapıldığı için bu yapı, N kanallı azalan tip MOSFET olarak adlandırılır. Kanal, P tipi maddeden de yapılabilir [10].




Şekil 2.1 : Kanal ayarlamalı (Depletion) MOSFET.

Bir P tipi silikon gövde üzerine, iki yüksek katkılı N tipi bölge yayılır ve bunlar yakın şeritler halinde düzenlenir. Üst yüzeyde ince bir SiO_2 (silikon dioksit) tabakası buharlaştırılarak yalıtım sağlanır. Kapı (Gate) olarak işlev gören alüminyum tabaka, N tipi bölgeler arasındaki yalıtım tabakası üzerine yerleştirilir. N tipi bölgeler ise metal kontaklarla kaynak (Source) ve savak (Drain) bağlantılarını Şekil 2.2'deki gibi oluşturur. Geçide uygulanan pozitif gerilim, P tipi tabakadaki delikleri aşağıya iterken, serbest elektronları çekerek kapı altında bir ters çevrim tabakası oluşturur. Bu tabaka,

kaynak ve savak arasındaki boşluğu doldurarak akımın iletilmesini sağlar. Geçide uygulanan gerilim arttıkça, daha fazla elektron çekilir ve akım artar [10,11].

Kapı gerilimi azaltıldığında, ters çevrim tabakası daralır ve akım akışı azalır. Güç kesildiğinde ise kapı altındaki bölge tekrar P tipi hale döner. Bu çalışma yöntemi "arttırma modu" olarak adlandırılır, çünkü kapı gerilimi iletken bir kanalın oluşmasını sağlar ve kanalı genişletir. N tipi alt tabakaya ve P tipi kanallara sahip MOSFET'ler de mevcut olup, bu cihazların çalışma prensibi aynıdır, ancak kapı geriliminin polaritesi ters yöndedir. Bu yapı, özellikle güç elektroniği uygulamalarında yaygın olarak kullanılır ve kanalın direncini kontrol ederek yüksek verimlilik sağlar [11].




Şekil 2.2 : Kanal oluşmalı (Enhancement) MOSFET.

2.1.2 N kanal ve P kanal MOSFET

N kanal MOSFET'te, negatif yüklü elektronlar çoğunluk taşıyıcılarıdır ve tek bir P tabakası iki N tabakası arasında yer alır. Bu MOSFET, savak ve kaynak terminalleri arasında bulunan bir N kanal bölgesi taşır. Bu tip MOSFET'te, gövde terminali P tipi iken savak ve kaynak terminalleri yoğun katkılı N+ bölgesidir. Kapı terminaline pozitif bir gerilim uygulandığında, savak ve kaynak terminalleri arasında akım akmaya başlar ve kapı terminali, elektron akışını kontrol eder.

P kanal MOSFET’te, pozitif yüklü delikler çoğunluk taşıyıcılarıdır ve tek bir N tabakası iki P tabakası arasında yer alır. Bu MOSFET, kaynak ve savak terminalleri arasında bulunan bir P kanal bölgesi taşır. Bu tip MOSFET’te, gövde terminali N tipi iken kaynak ve savak terminalleri yoğun katkılı P bölgesi içerir. Kapı terminaline negatif bir gerilim uygulandığında, akım kaynak ve savak terminalleri arasında akar ve kapı terminali deliklerin hareketini kontrol eder. Şekil 2.3’te MOSFET tipleri sembolleri ile birlikte gösterilmiştir.



Şekil 2.3 : MOSFET tipleri ve sembolleri.

2.1.3 Çalışma prensibi

MOSFET’lerin çalışma modları, kapı-kaynak gerilimi ve savak-kaynak gerilimi değerlerine göre farklılık gösterir. Şekil 2.4’te bu bölgeler detaylı olarak görülmektedir. Kesim bölgesi (cut-off region) modunda, kapı-kaynak gerilimi, transistörün eşik geriliminden (V_{th}) daha düşük olduğunda ($V_{GS} < V_{th}$), MOSFET tamamen kapalı konumda olur. Bu durumda, MOSFET açık bir anahtar gibi davranır ve savak akımı (I_D) neredeyse sıfırdır, yani akım geçmez. Bu mod, anahtarlama devrelerinde MOSFET’in enerji tasarrufu sağladığı ve düşük güç tüketimi sağladığı durumu ifade eder ve denklem 2.1 ile gösterilir.


$$I_D = 0 \quad (2.1)$$

Doğrusal (omik) bölge (linear/ohmic region) modunda, kapı-kaynak gerilimi (V_{GS}) eşik geriliminden büyük olduğunda ($V_{GS} > V_{th}$), ancak savak-kaynak gerilimi (V_{DS}) ($V_{GS} - V_{th}$) değerinden küçük olduğunda, MOSFET doğrusal çalışma modundadır. Bu bölgede MOSFET, gerilim kontrollü bir direnç gibi davranır ve direnç değeri kapı gerilimi (V_{GS}) ile belirlenir. Savak akımı (I_D), (V_{GS}) ve (V_{DS}) değerlerine bağlı olarak değişir. Bu mod, güç kontrolü ve akım düzenleme işlemlerinde, analog devrelerde yaygın olarak kullanılır. Savak akımı denklem 2.2 ile bulunur.

$$I_D = \beta \left[(V_{GS} - V_{TH}) \cdot V_{DS} - \frac{1}{2} V_{DS}^2 \right] \quad (2.2)$$

Doyma bölgesi (saturation region) modunda, kapı-kaynak gerilimi (V_{GS}), eşik geriliminden büyük ($V_{GS} > V_{th}$) ve savak-kaynak gerilimi (V_{DS}), ($V_{GS} - V_{th}$) değerinden büyük olduğunda MOSFET tam açık konumda çalışır. Bu bölgede, savak akımı (I_D) sabit bir maksimum değere ulaşır ve artık savak-kaynak gerilimine (V_{DS}) bağlı değildir. Bu durum, denklem 2.3 ile ifade edilir.

$$I_D = \frac{1}{2} \beta [(V_{GS} - V_{TH})^2] \quad (2.3)$$



Şekil 2.4 : MOSFET'in çalışma bölgeleri.


Doyma bölgesi, yüksek akım, yüksek güç ve hızlı anahtarlama gerektiren uygulamalar için ideal bir mod olup, MOSFET'in maksimum akım sağladığı ve düşük dirençli bir yol oluşturduğu durumu ifade eder. Bu modlar, MOSFET'in farklı çalışma koşullarında nasıl davrandığını anlamak ve verimli devre tasarımı yaparken doğru seçimi yapmak için kritik öneme sahiptir.

2.2 MOSFET'in Dinamik Karakteristikleri

MOSFET'in dinamik karakteristikleri, cihazın performansını ve verimliliğini doğrudan etkileyen önemli özelliklerdir. Bu karakteristikler arasında MOSFET'in yapısında bulunan kapasiteler (kapı-kaynak kapasitesi, kapı-savak kapasitesi ve savak-kaynak kapasitesi) kritik bir rol oynar, çünkü bu kapasiteler anahtarlama davranışını ve hızını belirler. Kapı direnci, anahtarlama sırasında kapıya uygulanan sinyalin ne kadar hızlı iletilebileceğini etkileyerek anahtarlama kayıplarını ve elektromanyetik girişim (EMI) seviyelerini de belirler. Ayrıca, anahtarlama zamanları (açılma ve kapanma süreleri) devrenin çalışma frekansını ve verimliliğini etkiler. Gerilim değişim hızına dayanabilme yeteneği (dv/dt), MOSFET'in hızlı değişen gerilim dalgalanmalarına karşı ne kadar dayanıklı olduğunu gösterir ve bu özellik, devrenin kararlılığı ve güvenilirliğinin göstergesidir.

2.2.1 Kapasite karakteristikleri

Bir güç MOSFET'inde, kapı ince bir silikon oksit tabakasıyla yalıtılmıştır. Bu nedenle, bir güç MOSFET'i, Şekil 2.5'te gösterildiği gibi, kapı-savak, kapı-kaynak ve savak-kaynak terminalleri arasında kapasitelere sahiptir.



Şekil 2.5 : MOSFET parazitik kapasiteleri.

Kapı-savak kapasitesi (C_{gd}) ve kapı-kaynak kapasitesi (C_{gs}) ağırlıklı olarak kapı elektrodunun yapısı tarafından belirlenirken, savak-kaynak kapasitesi (C_{ds}) ise dikey P-N bağlantısının kapasitesi tarafından belirlenir. Güç MOSFET'i için giriş kapasitesi ($C_{iss} = C_{gd} + C_{gs}$), çıkış kapasitesi ($C_{oss} = C_{ds} + C_{gd}$) ve ters transfer kapasitesi ($C_{rss} = C_{gd}$) önemli özelliklerdir.

Bir MOSFET'in anahtarlama karakteristikleri, ağırlıklı olarak giriş kapasitesi (C_{iss}) ve sürücü devresinin çıkış empedansı ile değişir. Kapı akımı, giriş kapasitesini şarj etmek için anlık olarak kapıdan kaynağa doğru akar. Bu nedenle, sürücü devresinin çıkış empedansı ne kadar düşükse, anahtarlama hızı o kadar artar. Bir MOSFET'in büyük giriş kapasitesi, düşük yükte büyük bir güç kaybına neden olur. C_{iss} , C_{rss} ve C_{oss} değerleri sıcaklıkla neredeyse hiç değişmez [12].

Efektif çıkış kapasitesi, zamanla ilişkili etkili kapasite ($C_o(tr)$), savak-kaynak gerilimi 0 V'dan belirtilen gerilime yükselirken C_{oss} ile aynı şarj süresini sağlamak için hesaplanan sabit etkili kapasite olarak tanımlanır. $C_o(tr)$ içindeki Q_{oss} yük miktarını ifade etme şekli denklem 2.4'deki gibidir:

$$Q_{oss} = C_o(tr) \cdot V_{DS} \quad (2.4)$$

Ayrıca, Q_{oss} , kapasite karakteristik eğrisindeki $C(v)$ fonksiyonunun 0 V savak-kaynak geriliminden, belirtilen V_{DS} 'ye kadar olan bölgesinde integral alınarak elde edilen değere eşittir. Bu nedenle, denklem 2.5 geçerlidir. Aşağıdaki denklemde, şarj-deşarj akımı solda ve sağda aynı ise şarj-deşarj süresi de aynı olur.

$$C_o(tr) \cdot V_{DS} = \int_0^{V_{DS}} C(v) dv \quad (2.5)$$


Bu nedenle, $C_o(tr)$ denklem 2.6 ile ifade edilir:

$$C_o(tr) = \frac{1}{V_{DS}} \int_0^{V_{DS}} C(v) dv \quad (2.6)$$

Burada, $C(v)$, V_{DS} 'ye bağlı olarak değişen çıkış kapasitesi C_{oss} 'un bir fonksiyonudur. Bu kapasite, MOSFET'in anahtarlama karakteristiklerini doğrudan etkileyerek toplam kayıplara katkıda bulunur. $C_o(tr)$, güç kaynakları gibi devre tasarımlarında zaman hesaplama amaçları için kullanılır. Ayrıca, bu parametre anahtarlama hızını optimize etmek için dikkate alınmalıdır [12].

2.2.2 Anahtarlama karakteristikleri ve dv/dt koruması

MOSFET iletme girme süreci iki aşamadan oluşur. Endüktif ve dirençli yükler için geçerli olan tam dizilim farklılık gösterse de, çoğu pratik uygulamada yük ağırlıklı bir şekilde endüktif olur. Şekil 2.6'daki zaman diyagramı, bu durumu daha net bir şekilde açıklamaktadır.



Şekil 2.6 : Kapı şarjı ve zamanlamalar.

$T_0 - T_1$: Bu aşamada, C_{gs} , sıfırdan $V_{gs(th)}$ seviyesine kadar şarj edilir. V_{DS} veya I_{DS} 'de herhangi bir değişim yoktur.

$T_1 - T_2$: Kapı gerilimi $V_{gs(th)}$ seviyesinden plato gerilimi (V_{gp}) seviyesine yükselirken cihazdaki akım artmaya başlar. I_{DS} , 0 A'den tam yük akımına ($I_{yük}$) kadar yükselirken, V_{DS} 'de herhangi bir değişim meydana gelmez. Bu aşamada ilişkilendirilen yük, 0 V'dan V_{gp} 'ye kadar C_{gs} 'nin integralidir ve veri sayfalarında Q_{gs} olarak belirtilmiştir.

$T_2 - T_3$: T_2 ile T_3 arasındaki düz bölge, Miller platosu olarak da bilinir. Açılmadan önce, C_{gd} , besleme gerilimi (V_{IN})'e kadar şarj edilir ve T_2 'de I_{DS} , $I_{yük}$ 'e ulaşana kadar bu gerilimi korur. T_2 ile T_3 arasında, $(V_{IN} - V_{gp})$ negatif yükü, plato gerilimine karşılık gelen pozitif yükü dönüştürülür. Bu aynı zamanda savak geriliminin V_{IN} 'den neredeyse sıfıra düşmesi olarak da görülür. Bu süreç, anahtarlama kayıplarının belirlenmesinde önemli bir rol oynar. İlişkilendirilen yük, sıfırdan V_{IN} 'e kadar C_{gd} 'nin integrali olarak yaklaşık olarak hesaplanır ve veri sayfalarında Q_{gd} olarak belirtilir.

T3 - T4: Kapı gerilimi V_{gp} 'den V_{GS} 'ye yükselirken, V_{DS} veya I_{DS} 'de çok az bir değişim olur. Ancak, etkili R_{DSon} yükselen kapı gerilimi ile birlikte biraz azalır. V_{gp} 'den biraz daha yüksek bir gerilimde, üreticiler etkili R_{DSon} için üst bir sınır garanti etmekte kendilerini yeterince güvenli hissederler [13].

MOSFET'in dv/dt ile tetiklenen açılmaya karşı korunması gereken iki durum vardır. Bunlardan biri, cihazın açılışı (power up) sırasında meydana gelir ve bu durumda genellikle cihazın kapı ve kaynak terminalleri arasına yerleştirilen bir direnç ile koruma sağlanabilir. Bu aşağı çekme direncinin (pull-down resistor) değeri, açılış sırasında güç hattındaki en kötü durum dv/dt değerine bağlı olarak denklem 2.7'ye göre belirlenir.

$$R_{GS} < \frac{V_{TH}}{C_{GD}} \left(\frac{dt}{dv} \right)_{\text{iletime geçme}} \quad (2.7)$$

Bu hesaplamada en büyük zorluk, açılış sırasında meydana gelebilecek en yüksek dv/dt değerini bulmak ve yeterli koruma sağlamaktır. İkinci durum ise normal çalışma sırasında, güç anahtarı kapalıyken savak-kaynak terminalleri arasında zorlanan dv/dt değeridir. Çoğu rezonanslı ve yumuşak anahtarlama dönüştürücüler, ana anahtarın kapanma anından hemen sonra, güç aşamasının rezonans bileşenleri tarafından yönlendirilen bir dv/dt değeri zorlayabilir. Bu dv/dt değerleri açılış sırasında oluşanlardan önemli ölçüde daha yüksek olduğundan ve yüksek çalışma bağlantı noktası sıcaklığı nedeniyle genellikle V_{th} daha düşük olduğundan, koruma kapı sürücü devresinin düşük çıkış empedansı ile sağlanmalıdır [2].

2.3 MOSFET Seçimi ve Tasarım Kriterleri

MOSFET'lerin güç elektroniği devrelerinde etkin bir şekilde kullanılabilmesi için doğru seçim ve tasarım kriterlerinin belirlenmesi büyük önem taşır. Bu süreçte, anahtarlama hızları, gerilim ve akım kapasiteleri, R_{DSon} değeri, termal performans ve paketleme gibi parametreler dikkatlice değerlendirilmelidir. Doğru MOSFET seçimi ve tasarımı, devrenin verimliliğini, güvenilirliğini ve termal yönetimini optimize ederek güç kayıplarını minimize eder. Uygulama ihtiyaçlarına uygun bir MOSFET'in belirlenmesi, sistem performansını artırarak daha verimli ve güvenilir güç elektroniği çözümleri geliştirilmesini sağlar.

2.3.1 MOSFET seçiminde dikkat edilmesi gerekenler

Kullanılacak ürünlerin RoHS (Restriction of Hazardous Substances Directive) uyumlu olması büyük önem taşır. RoHS, ürünlerde insan sağlığına zararlı olabilecek kurşun ve cıva gibi tehlikeli maddelerin kullanımını sınırlandıran bir direktiftir. Bu direktif, özellikle Avrupa Birliği gibi sıkı regülasyonların olduğu pazarlara yönelik tasarım ve üretim süreçlerinde kritik bir gereklilik haline gelmiştir. Medikal cihazlar gibi hassas uygulamalarda RoHS uyumlu bileşenlerin kullanımı, ürünlerin uluslararası standartlara uygunluğunu ve güvenliğini sağlar. Her ne kadar çoğu ürün RoHS uyumlu olarak üretilse de, bazı düşük maliyetli üreticilerin ürünlerinde hala kurşun gibi ağır metallere rastlanabilmektedir [14].

MOSFET'lerin mutlak maksimum değerleri (absolute maximum rating), cihazın sınır koşullarını tanımlar ve bu sınırların aşılması durumunda üretici tarafından garanti verilmez. Güvenli ve kararlı bir tasarım sağlamak için bu değerlerin her koşulda korunması önemlidir.


Savak-Kaynak Gerilimi: MOSFET'in en kritik parametrelerinden biri olup, bu değer aşılmaması, cihazın zener etkisiyle bozulmasına yol açabilir. Örneğin, veri sayfasında bu gerilim değeri 100 V olan bir yarı-iletken için, pratikte maksimum gerilimin 90 V civarında tutulması önerilir.

Kapı-Kaynak Gerilimi: Bu gerilim, MOSFET'in ilettime geçmesini başlatan kontrol gerilimidir ve belirli uygulamalar için 'Miller Clamp' gibi tekniklerle optimize edilebilir. Kapı-kaynak gerilimi aynı zamanda MOSFET'in termal performansını ve güç kayıplarını da doğrudan etkiler. Yüksek frekanslı anahtarlama uygulamalarında doğru V_{gs} seviyesinin seçilmesi, sistem verimliliğini artırır ve cihazın termal yönetimini optimize eder.

Savak'tan Akabilecek Sürekli Akım: MOSFET'lerin belirli sıcaklıklarda sürekli iletebileceği akım değerini tanımlar. Sıcaklık arttıkça, iletim kayıplarını azaltmak için bu değer düşer. Infineon firmasına ait IAUCN04S7L028 MOSFET'inin veri sayfasından bir görselle bu durum Şekil 2.7'de gösterilmiştir [15].

Anlık Savak'tan Akabilecek Akım: Yüksek akım gereksinimi olan uygulamalarda MOSFET'in kısa süreli yüksek akım darbelerini karşılayabilme yeteneğini ifade eder. Örneğin, motor kontrol devreleri, güç kaynağı açma-kapama döngüleri veya diğer

$$I_D = f(T_C); V_{GS} \geq 6 \text{ V}$$



Şekil 2.7 : Savak akımı-sıcaklık grafiği.


geçici durumlarda MOSFET'in bu akım seviyesine dayanabilmesi gerekir. Anlık savak akımının değeri, sürekli akım değerine göre çok daha yüksek olabilir. Örneğin, bir MOSFET'in sürekli akım kapasitesi 50 A iken, anlık savak akımı 200 A gibi değerlere ulaşabilir.

Maksimum Güç Tüketimi: MOSFET'in güvenli çalışma koşulları altında tüketebileceği maksimum güç miktarını belirtir. Bu değer aşılsa, cihazda aşırı ısınma ve hasar meydana gelir. Bu nedenle, maksimum güç tüketimi sınırının doğru belirlenmesi, MOSFET'in uzun ömürlü ve verimli çalışabilmesi için önemlidir.

Çalışma ve Saklama Sıcaklıkları: MOSFET'in çalışabileceği ve saklanabileceği maksimum sıcaklık aralığını tanımlar. Çalışma sıcaklığı, MOSFET'in güvenilirliğini ve ömrünü doğrudan etkiler. Yüksek sıcaklık, iletim kayıplarını artırabilir, performansı düşürebilir ve hatta MOSFET'in zarar görmesine neden olabilir. Tipik olarak, MOSFET'ler için çalışma sıcaklığı 150-175 °C civarındadır, ancak bu değer üreticiye ve tasarıma göre değişiklik gösterebilir.

2.3.2 Termal yönetimi

MOSFET'lerin termal analizi, cihazın güvenilirliği ve performansı açısından kritik öneme sahiptir. Elektriksel güç kayıpları, MOSFET'in içindeki yarı iletken malzemelerde ısıya dönüşerek sıcaklık artışına neden olur. Bu sıcaklık artışı, cihazın maksimum çalışma sıcaklığını aşarsa, MOSFET'in güvenli çalışmasını tehlikeye sokabilir ve termal hasar oluşturabilir. Termal analizin temel amacı, ısı dağılımını ve termal direnci optimize ederek sıcaklık artışını kontrol altında tutmaktır. MOSFET'in eşdeğer termal devresi Şekil 2.8'deki gibidir.



Şekil 2.8 : Eşdeğer termal model.

Yukarıdaki modelde, bağlantı sıcaklığı ile termal direnç arasındaki fiziksel ilişki, denklem 2.8'deki matematiksel terim aracılığıyla ifade edilmektedir. Bu denklem, güç kayıplarının MOSFET içinde nasıl bir sıcaklık artışına yol açtığını nicel olarak tanımlar. Bu ilişki, MOSFET'in termal yönetim performansını değerlendirmek ve aşırı ısınmayı önlemek için kritik bir parametre sunar. Ayrıca, doğru termal direnç değeri seçimi, cihazın güvenli ve verimli çalışmasını sağlamak için önemlidir.

$$T_J = P_D \cdot (R_{\theta JC} + R_{\theta CS} + R_{\theta SA}) + T_A \quad (2.8)$$

Denklem 2.8'deki $R_{\theta JC} + R_{\theta CS} + R_{\theta SA}$ katsayısı, genellikle tüm termal yol için tek bir termal direnç değeri sağlayarak basitleştirilir, bu nedenle jonksiyondan ortama (Junction to Ambient) kadar olan $R_{\theta JA}$ kullanılır. Bu yaklaşım, özellikle soğutucu ve çevresel koşulların sabit varsayıldığı durumlarda hesaplamaları kolaylaştırır.

Ayrıca, genellikle kılıf sıcaklığını 25°C 'de tutarak "silikon sınırı" dikkate alınır. Bu durum, ideal bir soğutucu varsayımı yapar, çünkü cihazın taşıyabileceği maksimum gücü hesaplamak için yalnızca bağlantıdan kılıfa termal empedans denklem 2.9'daki gibi kullanılır. Ancak, pratik uygulamalarda bu ideal varsayımlardan sapmalar olabileceği göz önünde bulundurulmalıdır.

$$T_J = Q \cdot \theta_{JX} + T_X \quad (2.9)$$



3. GÜÇ MOSFETLERİNDE KAYIPLAR VE ÇİFT DARBE TESTİ

3.1 Güç MOSFET'lerinde Kayıplar

MOSFET kayıpları üç farklı gruba ayrılabilir:

- a) İletim kayıpları (P_c)
- b) Anahtarlama kayıpları (P_{sw})
- c) Kaçak kayıplar (P_b)

Kaçak kayıpları görmezden gelinecek kadar az olduğundan genelde dikkate alınmaz.

Bu sebeple kayıpların gösterildiği denklem 3.1'de görmezden gelinir.

$$P_L = P_c + P_{sw} + P_b \approx P_c + P_{sw} \quad (3.1)$$

3.1.1 İletim kayıpları

İletim kayıpları, savak kaynak arası dirence yapılan yaklaşımla denklem 3.2 ile hesaplanabilir:

$$v_{DS}(i_D) = R_{DSon}(i_D) \cdot i_D \quad (3.2)$$

v_{DS} ve i_D sırasıyla savak-kaynak gerilimi ve savak akımıdır. Tipik R_{DSon} , Şekil 3.1'de gösterildiği gibi veri sayfası diyagramından okunabilir; burada I_D , uygulama tarafından tanımlanan MOSFET açık durum akımıdır. Çift darbe testinde sürekli hal durumu olmadığı için, test sırasında sıcaklığın ısıl zaman sabitinin yüksek olmasından dolayı mikro saniye zaman mertebesinde R_{DSon} 'un sıcaklığa bağlı olarak, yapılan test sürelerinde değişmemiş olacağı kabul edilmiştir [16].

Anlık iletim kaybı da denklem 3.3 ile savak-kaynak geriliminin savak akımının anlık değerlerinin çarpımından ve denklem 3.4'te iletim direnci ve savak akımının anlık değeri kullanılarak verildiği gibi tanımlanır:


$$p_{CM}(t) = v_{DS}(t) \cdot i_D(t) \quad (3.3)$$

$$p_{CM}(t) = R_{DSon} \cdot i_D^2(t) \quad (3.4)$$

6 Tipik drenaj-kaynak açık durum direnci

$$R_{DS(on)} = f(I_D); T_J = 25^\circ\text{C}$$

Parametre: V_{GS}



Şekil 3.1 : Savak akımının bir fonksiyonu olarak savak kaynak direnci.

Anlık güç kayıplarının anahtarlama döngüsü boyunca entegrasyonu, MOSFET iletim kayıplarının ortalama bir değerini denklem 3.5 ile verir. Denklem 3.4'teki ifade yerine koyulduğunda denklem 3.6 elde edilir ve integral çözüldüğünde denklem 3.7 elde edilir:

$$P_{CM} = \frac{1}{T_{sw}} \int_0^{T_{sw}} p_{CM}(t) dt \quad (3.5)$$

$$P_{CM} = \frac{1}{T_{sw}} \int_0^{T_{sw}} (R_{DS(on)} \cdot i_D^2(t)) dt \quad (3.6)$$

$$P_{CM} = R_{DS(on)} \cdot I_{D_{rms}}^2 \quad (3.7)$$

Anti-paralel diyotun iletim kayıpları, diyotun açık durum sıfır akım gerilimini temsil eden bir DA gerilim kaynağı (v_{D0}) ve diyotun açık durum direnci (R_D) kullanılarak yapılan bir diyot yaklaşımı ile tahmin edilebilir. Denklem 3.8'deki ifade de, v_D diyot üzerindeki gerilimi, i_F ise diyottan geçen akımı göstermektedir.

$$v_D(i_D) = v_{D0} + R_D \cdot i_F \quad (3.8)$$


Bu parametreler, Şekil 3.2'de gösterildiği gibi MOSFET veri sayfasındaki diyagramlardan okunabilir. Parametre değişkenliğini hesaba katmak ve dolayısıyla daha doğru

bir hesaplama yapmak için diyagramdan okunan v_{D0} değerinin (v_{Dmax}/v_{Dnom}) oranıyla ölçeklenmesi gerekir. Bu kesin değerler veri sayfası tablolarından okunabilir, ancak mühendislik hesaplamaları için tipik bir güvenlik marjı olarak %10-20 kullanılması da mümkündür [16].

6 Tipik iletim diyotu karakteristiği

$$I_F = f(V_{SD})$$

Parametre: T_j



Şekil 3.2 : Diyot akımının fonksiyonu olarak verilen diyot direnci.

Anlık diyot iletim kayıpları denklem 3.9 ve denklem 3.10 ile hesaplanır:

$$p_{CD} = v_D(t) \cdot i_F(t) \quad (3.9)$$

$$p_{CD} = v_{D0} \cdot i_F(t) + R_D \cdot i_F^2(t) \quad (3.10)$$

Eğer ortalama diyot akımı I_{Fav} ve rms diyot akımı I_{Frms} ise, anahtarlama periyodu boyunca diyotun ortalama iletim kayıpları denklem 3.11 şeklinde olur. Denklem 3.10 yerine koyulduğunda, denklem 3.12 elde edilir ve değeri denklem 3.13 ile bulunur:


$$P_{CD} = \frac{1}{T_{sw}} \int_0^{T_{sw}} p_{CD}(t) dt \quad (3.11)$$

$$P_{CD} = \frac{1}{T_{sw}} \int_0^{T_{sw}} (v_{D0} \cdot i_F(t) + R_D \cdot i_F^2(t)) dt \quad (3.12)$$

$$P_{CD} = v_{D0} \cdot I_{Fav} + R_D \cdot I_{Frms}^2 \quad (3.13)$$

3.1.2 Anahtarlama kayıpları

Güç kaybı dengesinin mühendislik hesaplamalarında, MOSFET'in anahtarlama sürecinin doğrusal bir yaklaşımla modellenmesi yeterlidir. Güç MOSFET'inin idealize edilmiş anahtarlama süreci Şekil 3.3'te gösterilmiştir. Şekil 3.3'ün üst kısmı A), kapı gerilimi (v_{GS}) ve akımını (i_G) sunarken, bir alt kısım B), serbest geçiş diyotun ters kurtarma etkileri göz ardı edilerek savak-kaynak gerilimi (v_{DS}) ve savak akımını (i_D) göstermektedir. Bölüm C, güç kayıplarının niteliksel bir değerlendirmesini sağlarken, bölüm D ise ters toparlanma etkilerinin anahtarlama kayıpları üzerindeki etkilerini detaylandırmaktadır [17].



Şekil 3.3 : Güç MOSFET'inin anahtarlama geçişleri.

Sürücü devresi, durumunu 0 V'dan V_{DR} 'ye değiştirdiğinde, kapı gerilimi eşik gerilimine ($V_{GS(th)}$) kadar yükselir ve bu süreç, kapı direnci ve MOSFET'in eşdeğer giriş kapasitesi ($C_{iss}=C_{GD}+C_{GS}$) tarafından belirlenen zaman sabiti ile tanımlanır. Kapı gerilimi $V_{GS(th)}$ 'ye ulaşana kadar çıkışta herhangi bir değişiklik olmaz.

$V_{GS(th)}$ değeri aşıldıktan sonra, savak akımı yükselir ve yük akımını devralır. Sıfır ile I_{Don} arasındaki en kötü durum akım yükselme süresi (t_{ri}) değeri, Şekil 3.4'te gösterildiği gibi MOSFET veri sayfasından okunabilir. Akım yükselme süresi boyunca, serbest dönen diyot iletimde kalmaya devam eder ve savak-kaynak gerilimi V_{DD} 'dir [16].

Diyotun kapanması için, içinde depolanan tüm azınlık taşıyıcıların Şekil 3.3'deki gibi uzaklaştırılması gerekir. Bu ters kurtarma akımı MOSFET üzerinden geçmek durumundadır ve bu da ek güç kayıplarına yol açar. Güç kaybı hesaplamalarında kullanılacak en kötü durum ters toparlanma yükü (Q_{rr}) ve süresi (t_{rr}) değerleri, Şekil 3.5'deki MOSFET veri sayfasından okunabilir [16].

Dinamik karakteristikler

Giriş kapasitansı	C_{iss}	$V_{GS}=0\text{ V}, V_{DS}=50\text{ V}, f=1\text{ MHz}$	-	12316	16011	pF
Çıkış kapasitansı	C_{oss}		-	1920	2496	
Ters transfer kapasitansı	C_{rss}		-	84	126	
Açılma gecikme süresi	$t_{d(on)}$		-	29	-	ns
Yükselme süresi	t_r	$V_{DD}=50\text{ V}, V_{GS}=10\text{ V}, I_D=100\text{ A}, R_G=3.5\ \Omega$	-	15	-	
Kapanma gecikme süresi	$t_{d(off)}$		-	70	-	
Düşme süresi	t_f		-	48	-	

Şekil 3.4 : IAUS300N10S5N015T akım yükseliş ve akım düşüş süreleri.

Ters diyot

Diyot sürekli ileri akımı	I_S	$T_C=25\text{ }^\circ\text{C}$	-	-	300	A
Diyot darbe akımı	$I_{S,pulse}$	$T_C=25\text{ }^\circ\text{C}, t_p=100\ \mu\text{s}$	-	-	2398	
Diyot ileri gerilimi	V_{SD}	$V_{GS}=0\text{ V}, I_F=100\text{ A}, T_J=25\text{ }^\circ\text{C}$	-	0.9	1.3	V
Ters toparlanma süresi	t_{rr}	$V_R=50\text{ V}, I_F=50\text{ A}, di_F/dt=100\text{ A}/\mu\text{s}$	-	90	-	ns
Ters toparlanma yükü	Q_{rr}		-	220	-	nC

Şekil 3.5 : IAUS300N10S5N015T paralel diyotunun ters toparlanma süresi ve ters toparlanma yükü.

Diyot kapandıktan sonra, savak-kaynak gerilimi $v_{DS} = v_{DD}$ 'den açık durum değeri $v_{DS} = R_{DSon} \cdot I_{on}$ 'a düşer. Bu süreçte Miller etkisi devreye girer ve kapı-kaynak

gerilimi $v_{GS} = V_{plateau}$ seviyesine sabitlenir, bu değer Şekil 3.6’da verilmiştir. Savak-kaynak geriliminin düşüş eğimi, kapı-savak kapasitesi ($C_{GD} = C_{rss}$) üzerinden akan kapı akımı tarafından belirlenir. Gerilim düşüş süresi (t_{fu}) hesabında, kapı-savak kapasitesinin doğrusal olmayan yapısı dikkate alınmalıdır. Bu doğrusal olmayan yapı mühendislik hesaplamalarına doğrudan eklenemediğinden, iki noktalı bir yaklaşım kullanılır. Savak-kaynak gerilimi $v_{DS} \in [v_{DD}/2, v_{DD}]$ aralığındaysa, kapı-savak kapasitesi $C_{GD1} = C_{GD}(v_{DD})$ olarak; $v_{DS} \in [0V, v_{DD}/2]$ aralığındaysa, $C_{GD2} = C_{GD}(R_{DSon} \cdot I_{on})$ olarak kabul edilir. Bu iki noktalı yaklaşım kullanılarak, gerilim düşüş zamanı Şekil 3.7’den referansla hesaplanır ve anahtarlama kayıpları için en kötü durum senaryosu ortaya konur [16].

t_{fu} zamanı sırasında ki kapı akımı denklem 3.14 ile gösterilir, bu akım, kapı yükünü şarj etmek ve deşarj etmek için gerekli enerji transferini sağlar, sürme gerilimi, plato gerilimi ve kapı direnci kullanılarak bulunur:

$$I_{Gon} = \frac{V_{DR} - V_{Plato}}{R_G} \quad (3.14)$$

Gerilim düşme süresi, şimdi kapı akımı ve C_{GD1} ile C_{GD2} kapasiteleri aracılığıyla tanımlanan düşme sürelerinin medyanı olarak denklem 3.15 ile hesaplanabilir, bu da MOSFET’in anahtarlama hızını belirlemede önemli bir faktördür:

$$\begin{aligned} t_{fu} &= \frac{t_{fu1} + t_{fu2}}{2} \\ t_{fu1} &= (V_{DD} - R_{DSon} \cdot I_{Don}) \cdot \frac{C_{GD1}}{I_{Gon}} \\ t_{fu1} &= (V_{DD} - R_{DSon} \cdot I_{Don}) \cdot R_G \cdot \frac{C_{GD1}}{V_{DR} - V_{Plato}} \\ t_{fu2} &= (V_{DD} - R_{DSon} \cdot I_{Don}) \cdot \frac{C_{GD2}}{I_{Gon}} \\ t_{fu2} &= (V_{DD} - R_{DSon} \cdot I_{Don}) \cdot R_G \cdot \frac{C_{GD2}}{V_{DR} - V_{Plato}} \end{aligned} \quad (3.15)$$


Kapı Yüğü Karakteristikleri

Kapı kaynak yüğü	Q_{gs}	$V_{DD}=50\text{ V}, I_D=100\text{ A},$ $V_{GS}=0\text{ to }10\text{ V}$	-	52	68	nC
Kapı drenaj yüğü	Q_{gd}		-	33	50	
Total kapı yüğü	Q_g		-	166	216	
Kapı plato gerilimi	$V_{plateau}$		-	4.4	-	V

Şekil 3.6 : IAUS300N10S5N015T veri sayfasında yer alan plato gerilimi.

6 Tipik kapasiteler

$$C = f(V_{DS}); V_{GS} = 0 \text{ V}; f = 1 \text{ MHz}$$



Şekil 3.7 : IAUS300N10S5N015T kapı-savak grafiğinde iki nokta yaklaşımı.

Kesime gitme sürecinin, iletme girme sürecinin tersi olması dışında ters toparlanma olmaması ve kapı akımının, gerilime bağlı olarak denklem 3.16 ile ifade edilmesi değişikliği bulunur.

$$I_{Goff} = -\frac{V_{Plato}}{R_G} \quad (3.16)$$

Gerilim yükselme zamanlarına ait ifadeler aşağıdaki denklem 3.17 ile bulunabilir ve ortalaması alınarak elde edilir:

$$\begin{aligned} t_{ru} &= \frac{t_{ru1} + t_{ru2}}{2} \\ t_{ru1} &= (V_{DD} - R_{DSon} \cdot I_{Don}) \cdot \frac{C_{GD1}}{I_{Goff}} \\ t_{ru1} &= (V_{DD} - R_{DSon} \cdot I_{Don}) \cdot R_G \cdot \frac{C_{GD1}}{V_{Plato}} \\ t_{ru2} &= (V_{DD} - R_{DSon} \cdot I_{Don}) \cdot \frac{C_{GD2}}{I_{Goff}} \\ t_{ru2} &= (V_{DD} - R_{DSon} \cdot I_{Don}) \cdot R_G \cdot \frac{C_{GD2}}{V_{Plato}} \end{aligned} \quad (3.17)$$

Güç MOSFET'lerinde en kötü durum açılma enerji kayıpları (E_{onM}) denklem 3.18 ile, ters toparlanma süreci dikkate alınmadan hesaplanan anahtarlama açılma enerjisi (E_{onMi}) ile serbest geçiş diyotun ters toparlanması sonucu oluşan açılma enerjisinin (E_{onMrr}) toplamı olarak denklem 3.19 ile bulunabilir. Denklemlerin yerine koyulması ile denklem 3.20 elde edilir:

$$E_{onM} = \int_0^{t_{ri}+t_{fu}} v_{DS}(t) \cdot i_D(t) dt \quad (3.18)$$

$$E_{onM} = E_{onMi} + E_{onMrr} \quad (3.19)$$

$$E_{onM} = V_{DD} \cdot I_{Don} \cdot \frac{t_{ri} + t_{fu}}{2} + Q_{rr} \cdot V_{DD} \quad (3.20)$$

Geri toparlanma akımının tepe noktası denklem 3.21 hesaplanabilir:

$$I_{Frrpeak} = \frac{2 \cdot Q_{rr}}{t_{rr}} \quad (3.21)$$

Diyottaki iletme geçme enerjisi, çoğunlukla ters toparlanma enerjisinden (E_{onD}) oluşur ve denklem 3.22 ile bulunur ve düzenlendiğinde denklem 3.23 elde edilir:

$$E_{onD} = \int_0^{t_{ri}+t_{fu}} V_D(t) \cdot i_F(t) dt \quad (3.22)$$

$$E_{onD} = \frac{1}{4} \cdot Q_{rr} \cdot V_{Drr} \quad (3.23)$$

MOSFET'teki kapanma enerji kayıpları benzer bir şekilde hesaplanabilir. Diyottaki kapama kayıpları genellikle ihmal edilir ve denklem 3.24 ile gösterilir ve düzenlendiğinde 3.25 elde edilir:

$$E_{offM} = \int_0^{t_{ru}+t_{fi}} V_{DS}(t) \cdot i_D(t) dt \quad (3.24)$$

$$E_{offM} = V_{DD} \cdot I_{Doff} \cdot \frac{t_{ru} + t_{fi}}{2} \quad (3.25)$$

MOSFET ve diyottaki anahtarlama kayıpları, anahtarlama enerjilerinin ve anahtarlama frekansının (f_{sw}) çarpımıdır ve sırasıyla denklem 3.26, denklem 3.27 ve denklem 3.28 kullanılarak elde edilir:

$$P_{swM} = (E_{onM} + E_{offM}) \cdot f_{sw} \quad (3.26)$$

$$P_{swD} = (E_{onD} + E_{offD}) \cdot f_{sw} \quad (3.27)$$

$$P_{swD} = E_{onD} \cdot f_{sw} \quad (3.28)$$

MOSFET'teki güç kayıplarının tamamı ve serbest geçiş diyotunda eklenmiş hali, iletim ve anahtarlama kayıplarının toplamı ile denklem 3.29 ve denklem 3.30 ile ifade edilir:


$$P_M = P_{CM} + P_{swM} \quad (3.29)$$

$$P_D = P_{CD} + P_{swD} \quad (3.30)$$

3.2 Çift Darbe Testi


Çift darbe testi, IGBT ve MOSFET gibi belirli bir anahtarlayıcının anahtarlama davranışını belirler [18,19]. Bu test, indüktif yük ve DA güç kaynağı kullanarak çift darbenin zamanlamasını ayarlayarak, test edilen cihazın (DUT) farklı akım seviyelerinde anahtarlanmasına olanak tanır ve bu akım seviyelerinde açma-kapama işlemleri gerçekleştirilir [19,20]. Çift darbe testinin devre diyagramı Şekil 3.8 'de gösterilmektedir. Devre, bir DA güç kaynağı, bara kapasitörleri, anahtar, indüktör, serbest geçiş diyotu, DUT, gerilim ve akım ölçüm elemanları ile kapı sürücü devresini içermektedir. Kapı sürücü devresi, kapı-kaynak terminallerine uygulanacak darbeleri üretir.

Çift darbe testinin avantajları arasında, cihazın farklı akım seviyelerinde anahtarlama performansını inceleyebilme ve geçiş kayıplarını ölçme imkanı sunması bulunur. Ancak, dezavantajları arasında test sırasında yüksek gerilim ve akımlarla çalışılması gerektiğinden, dikkatli bir kurulum ve güvenlik önlemleri gerektirmesi yer alır. Ayrıca, test sonuçlarının doğruluğu büyük ölçüde test devresinin ve ölçüm cihazlarının hassasiyetine bağlıdır.



Şekil 3.8 : Çift darbe testi devresi.

Şekil 3.9’da DUT için kapı-kaynak gerilimi, savak-kaynak gerilimi ve endüktans yük akımı t_1 , t_2 ve t_3 aralıkları için dalga şekilleri görülebilmektedir. İlk ve ikinci kapanma



Şekil 3.9 : Çift darbe testi dalga şekilleri a) Kapı kaynak gerilimi, b) Anahtar gerilimi ve c) Anahtar akımı.

yani t_1 ve t_3 aralıklarının sonunda, kaçak endüktanslar üzerinden akan akım aniden değişir. Bu yüzden, parazitik endüktanslar gerilim oluşturarak, DA barası gerilimine eklenir ve aşırı gerilim artışına neden olur. Kapatma anında görülen salınımlar ise MOSFET’lerin paralel parazitik kapasitesi ile kaçak endüktansların etkileşiminden kaynaklanır [5].

t_3 zaman aralığında, üst MOSFET’in gövde diyotunun etkisi belirgin hale gelir. MOSFET tekrar ilettime geçtiğinde, gövde diyotunun ters geri kazanım akımı devredeki salınımları artırabilir. Bu ters geri kazanım, akımın ani değişimlerine ve dolayısıyla yük akımında salınımlara yol açar. Bu süreç, kaçak endüktanslar ve kapasitelerle birleşerek salınımların büyüklüğünü ve sıklığını etkiler. Gövde diyotunun bu etkisi, yük akımındaki dalgalanmaları daha belirgin hale getirebilir. Açılma anına detaylı olarak bakarak, açılma parametreleri (açılma gecikme süresi, yükselme süresi, dv/dt ve di/dt) bulunabilir. Kapanma anına bakarak (kapanma gecikme süresi, düşüş

süresi, dv/dt ve di/dt) bulunabilir. Aynı zamanda, açılma ve kapanma anlarındaki enerji kayıpları bu aralıklarda hesap edilebilir.


Şekil 3.10 a)'da görülen t_1 'in süresi, yük akımının ulaşılması istendiği değere göre ayarlanır. İlk darbenin süresi, denklem 3.31'de endüktansın gerilim denklemi doğrultusunda tanımlanır [21].

$$v_L = L \frac{di_L}{dt} \quad (3.31)$$

V_{DA} gerilimi, test akımı I_{test} ve ilk darbe süresi olan t_1 'in denklemde yerine koyulması ile denklem 3.32 elde edilir. t_1 , di/dt sınırlamak için $10 \mu s$ 'den çok, ısınarak anahtarlama performansını etkilememesi için $200 \mu s$ 'den az olmalıdır [22].

$$t_1 = L \frac{I_{test}}{V_{DA}} \quad (3.32)$$

Şekil 3.10 b) t_2 süresi boyunca T_2 anahtarının kapalı olduğundan, yük akımı T_1 anahtarının ters iletim diyotu üzerinden akar. Şekil 3.10 c) t_3 süresinde ise tekrardan T_2 anahtarı iletime geçer.



Şekil 3.10 : Çift darbe test devresi a) t_1 aralığı b) t_2 aralığı c) t_3 aralığı.

Çift darbe testinde yük olarak kullanılan endüktans, boşluklu çekirdek olarak tercih edilmektedir. MOSFET'lerin Karşılaştırılması ve Paralel MOSFET'lerin Akım Dağılımı bölümlerinde yapılan testlerde 4 μH endüktans yük kullanılmıştır. Şekil 3.11'de bunun bir örneği görülmektedir. t_1 süresi boyunca şarj edilen endüktans, t_2 ölü zamanında enerji üst MOSFET'in diyotu üzerinden döner. İstenilen değerin elde edilmesi için tur sayısı, tel uzunluğu ve kullanılan malzemenin çapı kritiktir ve denklem 3.33 ile hesaplanabilir:

$$L = \frac{N^2 \mu A}{l} \quad (3.33)$$



Şekil 3.11 : Hava boşluklu çekirdekli endüktans.

Endüktans değerini çift darbe testi için hesaplamamanın bir diğer yöntemi de denklem 3.34 ile verilmiştir. t_1 , di/dt sınırlamak için 10 μs 'den çok, ısınarak anahtarlama performansını etkilememesi için 200 μs 'den az olmalıdır [22].

$$L_{\text{Yük}} = \frac{t_1 V_{\text{DA}}}{I_{\text{Yük}}} \quad (3.34)$$

Çift darbe testinin maksimum evirici akımında gerçekleştirilmesi, en kötü durum anahtarlama davranışının incelenmesi ve en yüksek anahtarlama kaybının ölçülmesi açısından önemlidir. Çift darbe testi prosedürüne başlamadan önce, DA bara hedeflenen gerilime kadar şarj edilir ve ardından DA güç kaynağı devreden izole edilir. Yük endüktansı, DA bara gerilimi ile şarj olurken, bu süreçte gerilimde bir düşüş yaşanması muhtemeldir; bu nedenle, DA baranın kapasitesi gerilim düşümünü minimumda tutacak kadar büyük seçilmelidir ve test sırasında belirgin bir gerilim düşümü olmaması sağlanmalıdır. Böylece, test koşullarının kararlılığı korunarak ölçümlerin doğruluğu artırılabilir.

Denklem 3.35 ve denklem 3.36 ile gerekli kapasite değeri ve gerilim düşümü yaşanmış baranın son değeri hesaplanabilir:

$$C_{DA} \geq \frac{L_{Yük} \cdot I_{Yük}^2}{2V_{DA} \cdot \Delta V_{DA} - \Delta V_{DA}^2} \quad (3.35)$$

$$V_{DA_Son} = \sqrt{V_{DA}^2 - \frac{L_{Yük} \cdot I_{Yük}^2}{C_{DA}}} \quad (3.36)$$

Denklem 3.37 ile testlerde kullanılan bara için hesaplamalar yapılmıştır. Bu denklemlerle birlikte, sistemin doğruluğunu değerlendirmek için temel alınmıştır ve denklem 3.38 ile hesaplanmıştır.

$$C_{DA} \geq \frac{(4 \mu H) \cdot (160)^2 A}{2 \cdot 48 V \cdot 5 - 5^2} \quad (3.37)$$

$$C_{DA} \geq 225 \mu F \quad (3.38)$$

Denklem 3.39'da kullanılan bara kapasitesi 530 μF 'lık 15 adet paralel bağlı kapasiteden oluşmaktadır. Bu düzenleme, toplam kapasiteyi artırarak sistemin enerji depolama kapasitesini optimize etmektedir. Denklem 3.39 ve denklem 3.40 ile hesaplanmıştır.

$$V_{DA_Son} = \sqrt{48^2 V - \frac{(4 \mu H) \cdot (160)^2 A}{7950 \mu F}} \quad (3.39)$$

$$V_{DA_Son} = 47,87 VDA \quad (3.40)$$

Şekil 3.12'de testler sırasında kullanılan ve devrenin mekaniksel yapısı ile uyumlu olan DA bara kapasiteleri görülmektedir.



Şekil 3.12 : DA bara kapasitörleri.



4. MOSFETLERİN KARŞILAŞTIRILMASI

Bu kısımda evirici uygulamasında kullanmak için iki adet MOSFET deneysel, benzetimsel ve teorik olarak karşılaştırılmıştır. Karşılaştırma, her iki MOSFET'in performansını anahtarlama kayıpları ve verimlilik açısından inceleyerek gerçekleştirilmiştir. Elde edilen sonuçlar, farklı uygulama koşullarında MOSFET'lerin uygunluğunu değerlendirmek amacıyla analiz edilmiştir.

4.1 Hesaplamalar ve Benzetim

Bu kısımda yapılacak hesaplama sadece test koşullarından bir tanesi için yapılacaktır. Öncelikle Infineon firmasına ait IAUS300N10S5N015T MOSFET'i için kayıp analizi yapılacaktır. Bunun için Çizelge 4.1'de kullanılacak MOSFET parametreleri detaylı olarak verilmiştir [16].

Çizelge 4.1 : IAUS300N10S5N015T MOSFET parametreleri.

Parametre Adı	Değer
Savak Kaynak Gerilimi (V_{ds})	100 V
İletim Direnci (R_{DSon})	1,275 mOhm
Sürekli Savak Akımı (I_d)	300 A
Yükselme Zamanı (t_r)	22 ns
Düşme Zamanı (t_f)	48 ns
Ters Toparlanma Zamanı (t_{rr})	90 ns
Ters Toparlanma Yüğü (Q_{rr})	250 nC
Kapı Plato Gerilimi (V_{plato})	4,5 V
C_{GD1}	250 pF
C_{GD2}	2750 pF
Ters Paralel Diyot Eşik Gerilimi (V_{d0})	0,45 V
Ters Paralel Diyot İletim Direnci (r_d)	4,5 mOhm

İletim kaybının hesaplanmasında kullanılacak iletim direnci, uygulama özelinde 15 V kapı gerilimi ve jonksiyon sıcaklığı olarak 150°C tercih edilerek seçilmiştir ve test akımının rms değeri denklem 4.1 ile hesaplanmıştır.

$$I_{rms} = \frac{I_{Tepe} \cdot \sqrt{2}}{\pi} = \frac{30 A_{tepe} \cdot \sqrt{2}}{3,14} = 13,50 A_{rms} \quad (4.1)$$

Bir periyotta oluşan iletim kaybının formülü denklem 3.7’de verilmiştir ve denklem 4.2 ile elde edilmiştir.

$$P_{CM} = 1,275 \text{ m}\Omega \cdot 13,5^2 = 0,23 \text{ W} \quad (4.2)$$

MOSFET’i ilettime sokmak için gereken kapı akımı denklem 4.3 kullanılarak, denklem 4.4 olarak bulunur:

$$I_{Gon} = \frac{14,3 \text{ V} - 4,4 \text{ V}}{19,4 \Omega} \quad (4.3)$$

$$I_{Gon} = 0,510 \text{ A} \quad (4.4)$$

DA bara gerilimi minimum 36 VDA ve MOSFET üzerinden geçen akım 13,5 Arms olur. Bu değerler kullanılarak anahtarın ilettime geçme süresini sembolleyen t_{fu} değerini hesaplamak için gereken t_{fu1} denklem 4.5 ve denklem 4.6 ile hesaplanır.

$$t_{fu1} = (36 \text{ V} - 1,275 \text{ m}\Omega \cdot 13,5 \text{ A}_{rms}) \frac{250 \text{ pF}}{0,510 \text{ A}} \quad (4.5)$$

$$t_{fu1} = 17,63 \text{ ns} \quad (4.6)$$

Denklem 4.7’deki eşitlik kullanılarak, t_{fu2} değeri denklem 4.8 ile elde edilir.

$$t_{fu2} = (36 \text{ V} - 1,275 \text{ m}\Omega \cdot 13,5 \text{ A}) \frac{2750 \text{ pF}}{0,510 \text{ A}} \quad (4.7)$$

$$t_{fu2} = 193,9 \text{ ns} \quad (4.8)$$

Bulunan t_{fu1} ve t_{fu2} ’nin ortalaması alınarak t_{fu} değeri denklem 4.9 ve 4.10 ile elde edilir. Bu sayede, anahtarlama süresinin daha doğru bir şekilde belirlenmesi sağlanır. Bu hesaplama, farklı koşullarda tutarlı sonuçlar elde edilmesine yardımcı olur.

$$t_{fu} = \frac{17,63 \text{ ns} + 193,9 \text{ ns}}{2} \quad (4.9)$$

$$t_{fu} = 105,8 \text{ ns} \quad (4.10)$$

Anahtarın kesime geçmesi için gerekendeşarj akımı, denklem 3.16’da verilen formülle hesaplanabilir ve denklem 4.11 ile denklem 4.12’teki ifadelerden türetilir. Deşarj akımı, diyot üzerinden aktığı için diyotun ileri yön gerilim düşümü de dikkate alınmalıdır.

$$I_{Goff} = -\frac{4,4 \text{ V} - 0,45 \text{ V}}{19,4 \Omega} \quad (4.11)$$

$$I_{Goff} = -0,204 \text{ A} \quad (4.12)$$

Bu değerler kullanılarak anahtarın kesime geçme süresini sembolleyen t_{ru} değeri t_{ru1} ve t_{ru2} kullanılarak hesaplanır. Denklem 4.13 ve denklem 4.14 kullanılarak t_{ru1} elde edilir.

$$t_{ru1} = (36 V - 1,275 m\Omega \cdot 13,5 A_{rms}) \frac{250 pF}{0,204 A} \quad (4.13)$$

$$t_{ru1} = 44,18 ns \quad (4.14)$$

Denklem 4.15 ve denklem 4.16'dan yararlanılarak, t_{ru2} elde edilir.

$$t_{ru2} = (36 V - 1,275 m\Omega \cdot 13,5 A_{rms}) \frac{2750 pF}{0,204 A} \quad (4.15)$$

$$t_{ru2} = 486 ns \quad (4.16)$$

Bulunan t_{ru1} ve t_{ru2} 'nin ortalaması alınarak t_{ru} değeri denklem 4.17 ve denklem 4.18 ile elde edilir.

$$t_{ru} = \frac{44,18 ns + 486 ns}{2} \quad (4.17)$$

$$t_{ru} = 265,1 ns \quad (4.18)$$

IAUS300N10S5N015T MOSFET'inin iletme geçme enerjisi denklem 3.20'den yararlanarak, denklem 4.19 ve denklem 4.20 ile bulunmuştur.

$$E_{onM} = 36 V \cdot 13,5 A_{rms} \frac{(105,8 ns + 22 ns)}{2} + 250 nC \cdot 36 V \quad (4.19)$$

$$E_{onM} = 40,06 \mu J \quad (4.20)$$

IAUS300N10S5N015T MOSFET'inin kesime gitme enerjisi denklem 3.25'den yararlanarak, denklem 4.21 ve denklem 4.22 ile bulunmuştur.

$$E_{offM} = 36 V \cdot 13,5 A_{rms} \frac{(265,1 ns + 48 ns)}{2} \quad (4.21)$$

$$E_{offM} = 76,11 \mu J \quad (4.22)$$

Toplam anahtarlama güç kaybı denklem 3.26 kullanılarak, denklem 4.23 ve denklem 4.24 ile bulunur.

$$P_{SWM} = (40,06 \mu J + 76,11 \mu J) \cdot 10 kHz \quad (4.23)$$

$$P_{SWM} = 1,16 W \quad (4.24)$$

MOSFET kaynaklı güç kayıpları denklem 3.29 kullanılarak, denklem 4.25 ile bulunur.

$$P_M = 1,16 W + 0,23 W = 1,39 W \quad (4.25)$$

Aynı hesaplamalar Infineon firmasına ait IAUS260N10S5N019T MOSFET’i için tekrardan yapılacaktır. Bunun için Çizelge 4.2’de kullanılacak MOSFET parametreleri detaylı olarak verilmiştir [23].

Çizelge 4.2 : IAUS260N10S5N019T MOSFET parametreleri.

Parametre Adı	Değer
Savak Kaynak Gerilimi (V_{ds})	100 V
İletim Direnci (R_{DSon})	1,58 mOhm
Sürekli Savak Akımı (I_d)	260 A
Yükselme Zamanı (t_r)	11 ns
Düşme Zamanı (t_f)	38 ns
Ters Toparlanma Zamanı (t_{rr})	79 ns
Ters Toparlanma Yüğü (Q_{rr})	177 nC
Kapı Plato Gerilimi (V_{plato})	4,5 V
C_{GD1}	60 pF
C_{GD2}	2000 pF
MOSFET İç Kapı Direnci	1,2 Ohm
Ters Paralel Diyot Eşik Gerilimi (V_{d0})	0,45 V
Ters Paralel Diyot İletim Direnci (r_d)	5 mOhm

İletim kaybının hesaplanmasında kullanılacak iletim direnci, uygulama özelinde 15 V kapı gerilimi ve jonksiyon sıcaklığı olarak 150°C tercih edilerek seçilmiştir. Akım seviyesi bir önceki hesaplama ile aynı olması istendiği için tekrardan hesaplanmasına gerek duyulmamıştır. Bir periyotta oluşan iletim kaybının formülü denklem 3.7’de verilmiştir.

$$P_{CM} = 1,58 \text{ m}\Omega \cdot 13,5^2 = 0,29 \text{ W} \quad (4.26)$$

MOSFET’i ilettime sokmak için gereken kapı akımı denklem 3.14 kullanılarak denklem 4.27 ile bulunur ve değeri denklem 4.28 olarak bulunmuştur:

$$I_{Gon} = \frac{14,3 \text{ V} - 4,5 \text{ V}}{19,4 \Omega} \quad (4.27)$$

$$I_{Gon} = 0,505 \text{ A} \quad (4.28)$$

DA bara gerilimi minimum 36 V ve MOSFET üzerinden geçen akım 13,5 Arms olur. Bu değerler kullanılarak anahtarın t_{fu1} değeri denklem 4.29 ve denklem 4.30 ile elde edilir:

$$t_{fu1} = (36 \text{ V} - 1,58 \text{ m}\Omega \cdot 13,5 \text{ Arms}) \frac{60 \text{ pF}}{0,505 \text{ A}} \quad (4.29)$$

$$t_{fu1} = 4,273 \text{ ns} \quad (4.30)$$

Denklem 4.31'deki eşitlik kullanılarak, t_{fu2} denklem 4.32 ile elde edilir:

$$t_{fu2} = (36 \text{ V} - 1,58 \text{ m}\Omega \cdot 13,5 \text{ A}) \frac{2000 \text{ pF}}{0,505 \text{ A}} \quad (4.31)$$

$$t_{fu2} = 142,4 \text{ ns} \quad (4.32)$$

Bulunan t_{fu1} ve t_{fu2} 'nin ortalaması alınarak t_{fu} değeri denklem 4.33 ve denklem 4.34 ile elde edilir:

$$t_{fu} = \frac{4,273 \text{ ns} + 142,4 \text{ ns}}{2} \quad (4.33)$$

$$t_{fu} = 73,36 \text{ ns} \quad (4.34)$$

Anahtarın kesime geçmesi için gereken deşarj akımı, denklem 3.16'da verilen formülle hesaplanabilir ve denklem 4.35 ile denklem 4.36'daki ifadelerden türetilebilir. Deşarj akımı, diyot üzerinden aktığı için diyotun ileri yön gerilim düşümü de dikkate alınmalıdır.

$$I_{Goff} = -\frac{4,5 \text{ V} - 0,45 \text{ V}}{19,4 \Omega} \quad (4.35)$$

$$I_{Goff} = -0,209 \text{ A} \quad (4.36)$$

Bu değerler kullanılarak anahtarın kesime geçme süresini sembolleyen t_{ru} değeri t_{ru1} ve t_{ru2} kullanılarak hesaplanır. Denklem 4.37 ve denklem 4.38 kullanılarak t_{ru1} elde edilir. Bu süre, anahtarın yükselme süresini belirlemede kritik bir parametre olup, sistemin dinamik tepki karakteristiğini etkiler. Doğru hesaplama, anahtarlama kayıplarının minimize edilmesi ve verimliliğin artırılması açısından önemlidir.

$$t_{ru1} = (36 \text{ V} - 1,58 \text{ m}\Omega \cdot 13,5 \text{ A}_{rms}) \frac{60 \text{ pF}}{0,209 \text{ A}} \quad (4.37)$$

$$t_{ru1} = 10,34 \text{ ns} \quad (4.38)$$

t_{ru2} denklem 4.39 ve denklem 4.40 kullanılarak elde edilir:

$$t_{ru2} = (36 \text{ V} - 1,58 \text{ m}\Omega \cdot 13,5 \text{ A}_{rms}) \frac{2000 \text{ pF}}{0,209 \text{ A}} \quad (4.39)$$

$$t_{ru2} = 344,7 \text{ ns} \quad (4.40)$$

Denklem 4.41 ve denklem 4.42 kullanılarak t_{ru} elde edilir:

$$t_{ru} = \frac{10,34 \text{ ns} + 344,7 \text{ ns}}{2} \quad (4.41)$$

$$t_{ru} = 177,5 \text{ ns} \quad (4.42)$$

IAUS260N10S5N019T MOSFET'inin iletme geme enerjisi denklem 3.20'den yararlanarak, denklem 4.43 ve denklem 4.44 ile bulunmuřtur.

$$E_{onM} = 36 V \cdot 13,5 A_{rms} \frac{(73,36 ns + 11 ns)}{2} + 177 nC \cdot 36 V \quad (4.43)$$

$$E_{onM} = 26,88 \mu J \quad (4.44)$$

IAUS260N10S5N019T MOSFET'inin kesime gitme enerjisi denklem 3.25'den yararlanarak, denklem 4.45 ve denklem 4.46 ile bulunmuřtur.

$$E_{offM} = 36 V \cdot 13,5 A_{rms} \frac{(177,5 ns + 38 ns)}{2} \quad (4.45)$$

$$E_{offM} = 52,39 \mu J \quad (4.46)$$

Toplam anahtarlama g kaybı denklem 3.26 kullanılarak, denklem 4.47 ve denklem 4.48 ile bulunur.

$$P_{SWM} = (26,88 \mu J + 52,39 \mu J) \cdot 10 kHz \quad (4.47)$$

$$P_{SWM} = 0,79 W \quad (4.48)$$


MOSFET kaynaklı g kayıpları denklem 3.29 kullanılarak, denklem 4.49 ile bulunur.

$$P_M = 0,79 W + 0,29 W = 1,08 W \quad (4.49)$$

4.2 Farklı Yk ve alıřma Kořullarında MOSFET Kayıp Analizi


Bir nceki bāřlıkta teorik olarak hesaplamaları incelenmiř olan Infineon firmasına ait IAUS300N10S5N015T ve IAUS260N10S5N019T MOSFETlerinin deneysel, teorik ve benzetim sonuları ile elde edilen anahtarlama kayıpları, 36 VDA minimum, 48 VDA nominal ve 52 VDA maksimum gerilim kořullarında, 6,7 Ω , 9,8 Ω ve 19,4 Ω kapı direnleri ile 30 A, 40 A ve 50 A yk altında incelenmiřtir. Benzetimlerde kullanılan devre řekil 4.1'de gsterilmiřtir.

ISO 21780, 48 VDA elektrik sistemleri iin gerilim aralıklarını ve maksimum sınırları tanımlar. Bu alıřmada da belirtilen standartta yer alan nominal gerilim aralıęı olan 36-52 VDA aralıęında alıřacak řekilde tasarım yapılmıřtır. Bu standart, zellikle otomotiv uygulamalarında gvenli ve verimli bir g daęıtımını saęlamak iin belirlenen sınırları ve gereksinimleri iermektedir. Bu nedenle, tasarım srecinde standarttaki gereklilikler dikkate alınarak uygun bileřen seimleri yapılmıřtır [24].




Şekil 4.1 : Çift darbe testi benzetim devresi.

Şekil 4.2 ve Şekil 4.3’de IAUS300N10S5N015T MOSFET’i 48 VDA geriliminde, 6,7 Ω kapı direnci ile 50 A yük altında deneysel ve test sonucu iletime girme anı ve kesime gitme anı için sırasıyla verilmiştir. Deneysel sonuçlar, MOSFET’in anahtarlama karakteristiğini değerlendirmek ve kayıpları analiz etmek açısından önemli veriler sunmaktadır. İletime girme anında, kapı sürme geriliminin hızlı yükselmesi ile birlikte akımın da hızla arttığı gözlemlenmiştir. Kesime gitme anında ise, MOSFET üzerindeki gerilim artarken akımın düşmesiyle birlikte anahtarlama kayıpları artmıştır.



Şekil 4.2 : IAUS300N10S5N015T MOSFET’i 48 V, 6,7 Ω kapı direnci, 50 A yük, iletime girme anında deneysel test sonucu ve benzetim sonucu.



Şekil 4.3 : IAUS300N10S5N015T MOSFET'i 48 V, 6,7 Ω kapı direnci, 50 A yük, kesime gitme anında deneysel test sonucu ve benzetim sonucu.

Çizelge 4.3 ve Çizelge 4.4'de yapılan benzetim ve hesaplama sonuçlarına göre elde edilen toplam anahtarlama kayıpları verilmiştir.

Çizelge 4.3 : Hesaplanan kayıplar (μ J), IAUS300N10S5N015T, 40 A yük.

Kapı Direnci(Ω)	36V E_{on}	36V E_{off}	48V E_{on}	48V E_{off}	52V E_{on}	52V E_{off}
6,7	34	43	49	55	60	63
9,8	37	56	61	72	70	84
19,4	54	95	65	126	77	130

Çizelge 4.3'de 36 VDA seviyesinde, E_{on} ve E_{off} değerlerinin diğer gerilimlere göre daha düşük olduğu görülmektedir. Gerilim arttıkça hem E_{on} hem de E_{off} değerlerinin belirgin şekilde yükseldiği gözlemlenmiştir. Bu artış, anahtarlama kayıplarının gerilime bağımlılığını ve yük direncine göre nasıl değişiklik gösterdiğini net bir şekilde ortaya koymaktadır. Özellikle 19,4 Ω kapı direncinde E_{on} ve E_{off} değerlerinin diğer yük dirençlerine kıyasla çok daha yüksek olduğu dikkati çekmektedir. Bu durum, yük direncindeki artışın kayıpları nasıl etkilediğini anlamak açısından önemlidir.

Çizelge 4.4 : Benzetim kayıpları (μJ), IAUS300N10S5N015T, 40 A yük.

Kapı Direnci(Ω)	36V E_{on}	36V E_{off}	48V E_{on}	48V E_{off}	52V E_{on}	52V E_{off}
6,7	42	43	54	58	60	60
9,8	44	60	64	70	71	75
19,4	57	100	80	127	88	135

Çizelge 4.5’de alınan ölçümler sonucu elde edilen iletme girme ve kesime gitme anahtarlama kayıpları verilmiştir. Bu veriler, farklı çalışma koşullarında MOSFET’in anahtarlama performansını değerlendirmek ve optimize etmek için kullanılmıştır. Sonuçlar, tasarım iyileştirmeleri için yönlendirici olmuştur.


Çizelge 4.5 : Deneysel ölçümle elde edilen kayıplar (μJ), IAUS300N10S5N015T, 40 A yük.

Kapı Direnci(Ω)	36V E_{on}	36V E_{off}	48V E_{on}	48V E_{off}	52V E_{on}	52V E_{off}
6,7	47	47	68	53	71	55
9,8	50	58	70	71	78	75
19,4	50	78	72	90	83	94

Çizelge 4.4 ve Çizelge 4.5, IAUS300N10S5N015T ve IAUS260N10S5N019T MOSFET’lerin 36 VDA, 48 VDA ve 52 VDA gerilimlerinde farklı yük durumlarında elde edilen iletim ve kesim anahtarlama kayıplarını göstermektedir. Çizelge 4.4, benzetimle elde edilen verileri sunarken, Çizelge 4.5 deneysel ölçümlerden elde edilen değerleri içermektedir.


Her iki tablo da kapı direncinin ve gerilimin değişimlerine bağlı olarak E_{on} (iletme girme kaybı) ve E_{off} (kesime gitme kaybı) değerlerinde artışlar olduğunu göstermektedir. Özellikle gerilim arttıkça (36 VDA’dan 52 VDA’ye), hem benzetim hem de deneysel sonuçlarda E_{off} kayıplarının önemli ölçüde yükseldiği gözlemlenmiştir. Benzetim verilerinde kayıplar deneysel verilere göre genelde daha yüksek çıkmaktadır. Bu farklılık, benzetim modelinde kullanılan yarı iletken parametrelerinin idealize edilmesinden ve devredeki parazitik elemanların tam olarak modellenememesinden kaynaklanabilir. Ayrıca, deneysel ölçümlerde kullanılan gerçek devre elemanlarının toleransları ve ölçüm sisteminin sınırlamaları da sonuçlar arasındaki farklılıklara katkıda bulunabilir. Bununla birlikte, genel eğilimler açısından benzetim ve deneysel verilerin birbirleriyle uyumlu olduğu görülmektedir.

Şekil 4.4 ve Şekil 4.5’de IAUS260N10S5N019T MOSFET’i 48 VDA geriliminde, 6,7 Ω kapı direnci ile 50 A yükte deneysel ve benzetimde iletim ve kesim anı verilmiştir.



Şekil 4.4 : IAUS260N10S5N019T MOSFET’i 48 V, 6,7 Ω kapı direnci, 50 A yük, iletme girme anında deneysel test sonucu ve benzetim sonucu.

Şekil 4.4, MOSFET’in iletme geçiş sürecindeki davranışını detaylıca göstermektedir. Üst grafikte, MOSFET’in savak-kaynak gerilimi kırmızı eğriyle, kapı-kaynak gerilimi mavi eğriyle ve savak akımı yeşil eğriyle temsil edilmektedir. MOSFET’in iletme geçmesiyle birlikte, V_{DS} hızlı bir şekilde düşerken akım (I_D) hızla artış göstermektedir. Bu değişim, MOSFET’in düşük dirençli iletim moduna geçişini ifade etmektedir. Aynı zamanda devredeki parazitik elemanlar nedeniyle dalgalanmalar gözlenmiştir. Alt grafikte, anahtarlama kayıpları detaylı bir şekilde incelenmiştir. Kırmızı ve yeşil eğriler arasında kalan alan, iletme geçiş kayıplarını (E_{on}) göstermektedir. Kapı direncinin artırılması, anahtarlama süresini uzatarak E_{on} kayıplarının artmasına neden olmuştur. Ayrıca, anahtarlama sırasında oluşan gerilim ve akım salınımlarının kayıpları daha da artırabileceği gözlemlenmiştir.



Şekil 4.5 : IAUS260N10S5N019T MOSFET’i 48 V, 6,7 Ω kapı direnci, 50 A yük, kesime gitme anında deneysel test sonucu ve benzetim sonucu.

Şekil 4.5, MOSFET’in kesime gitme sürecindeki performansını analiz etmektedir. Üst grafikte, savak-kaynak gerilimi turuncu eğriyle, kapı-kaynak gerilimi mavi eğriyle ve savak akımı mor eğriyle gösterilmiştir. MOSFET’in kapanma süreciyle birlikte, V_{GS} hızla sıfıra yaklaşmış, I_D ise azalarak sıfıra inmiştir. Aynı zamanda V_{DS} gerilimi artış göstermiştir. Kesim anında devredeki parazitik elemanların etkisiyle dalgalanmalar meydana gelmiştir. Alt grafikte, kapanma kaybı (E_{off}) detaylandırılmıştır. Özellikle V_{DS} ve I_D ’nin çakışma bölgesi, anahtarlama kayıplarının olduğu alanı işaret etmektedir. Üstteki analiz sonuçlarına göre, bu kapanma sürecinde 56,74 μJ kayıp olduğu gözlenmektedir.

Çizelgelerde, hesaplanan (Çizelge 4.6) ve benzetimle elde edilen (Çizelge 4.7) toplam anahtarlama kayıpları verilmiştir. Hesaplanan değerler, teorik denklemler ve devre parametreleri kullanılarak elde edilmiştir. Benzetim sonuçları ise MOSFET’in gerçek çalışma koşullarını ve parazitik eleman etkilerini daha iyi yansıtmakta, dolayısıyla bu iki sonuç arasındaki fark tasarım iyileştirmeleri için yol gösterici olmaktadır.

Çizelge 4.6 : Hesaplanan kayıplar (μJ), IAUS260N10S5N019, 40 A yük.

Kapı Direnci(Ω)	36V E_{on}	36V E_{off}	48V E_{on}	48V E_{off}	52V E_{on}	52V E_{off}
6,7	18	32	28	52	32	59
9,8	22	41	35	68	40	78
19,4	34	72	55	118	64	138

Çizelge 4.7 : Benzetimle kayıpları (μJ), IAUS260N10S5N019, 40 A yük.

Kapı Direnci(Ω)	36V E_{on}	36V E_{off}	48V E_{on}	48V E_{off}	52V E_{on}	52V E_{off}
6,7	26	40	38	46	43	50
9,8	30	52	42	60	48	64
19,4	43	88	60	105	66	111


Çizelge 4.8 : Deneysel ölçümle elde edilen kayıplar (μJ), IAUS260N10S5N019, 40 A yük.

Kapı Direnci(Ω)	36V E_{on}	36V E_{off}	48V E_{on}	48V E_{off}	52V E_{on}	52V E_{off}
6,7	31	38	32	30	36	35
9,8	36	49	47	59	53	61
19,4	39	76	57	86	61	106

Çizelge 4.7’de benzetim sonuçları verilmiştir ve hesaplanan değerlerle oldukça uyumlu olduğu görülmektedir. Ancak, düşük gerilim seviyelerinde (örneğin, 36VDA) E_{on} değerleri benzetimde daha düşük, E_{off} değerleri ise daha yüksektir. Bu durum, benzetim modelinin parazitik elemanları daha doğru temsil etmesiyle açıklanabilir. Çizelge 4.8 ise deneysel ölçümle elde edilen sonuçları sunmaktadır. Gerçek test ortamında elde edilen bu değerler, hem hesaplama hem de benzetim değerlerinden biraz daha düşük çıkmıştır. Bu, ölçüm esnasında kayıpların bazı küçük etkilerinin (örneğin, ısı kayıpları) hesaba katılmamasıyla ilişkili olabilir. Genel olarak, üç farklı yöntemin sonuçları birbirine yakın olsa da, hesaplanan değerlerin genellikle en yüksek, deneysel ölçüm sonuçlarının ise en düşük olduğu gözlenmektedir. Bu farklar, MOSFET’in gerçek dünyadaki davranışı ile teorik modelleme arasındaki farkların bir göstergesidir.

Şekil 4.6’da 48 VDA gerilimi altında, 50 A yük ile farklı kapı dirençleriyle yapılan deneysel test, deneysel ölçüm ve benzetim verileri iletime girme anındaki anahtarlama kayıpları iki MOSFET için tek grafikte karşılaştırmalı olarak verilmiştir.


IAUS260N10S5N019 kodlu MOSFET'in kayıpları üç farklı kapı direncinde, üç farklı yöntemde de daha düşük anahtarlama kayıplarına sahip olduğu görülmektedir. Hesaplama, benzetim ve deneysel ölçüm sonuçları arasındaki fark hesaplamalarda parazitik değerlerin göz önüne alınmaması, sıcaklığa bağlı parametrelerin değişkenliği, veri sayfasında verilen bilgilerin belirli bir yüzdede fark göstermesi sonucu oluşmaktadır.




Şekil 4.6 : İki MOSFET'in 48 V, 50 A yük, üç farklı dirençte, iletme girme anında hesaplama, benzetim ve deneysel ölçüm sonuçları.

Anahtarlama kayıpları kendi içerisinde karşılaştırıldığında Şekil 4.7'de kesime gitme anahtarlama kayıplarının birbiri içerisinde paralellik gösterdiği anlaşılmaktadır. Deneysel ölçüm sonuçları IAUS300N10S5N015T için 6,7 Ω kapı direnci ile 68,5 µJ ölçülürken, aynı koşulda IAUS260N10S5N019 için 56,74 µJ ölçülmüştür. 9,8 Ω kapı direnci ile sırasıyla 88,7 µJ ve 76,06 µJ, 19,4 Ω kapı direnci ile 124,67 µJ ve 113,04 µJ anahtarlama kaybı ölçülmüştür.

52 VDA bara gerilimi, 40 A yük ve farklı kapı dirençleriyle yapılan test sonuçları Şekil 4.8 ile verilmiştir. Hesaplanan kayıplar maksimum kapı geriliminde yakinken, minimum kapı direncinde fark daha fazladır. IAUS300N10S5N015T MOSFET'inde 9,8 Ω için toplam kayıplar sırasıyla 154, 146, 153 µJ; IAUS260N10S5N019 MOSFET'inde ise 118, 112, 114 µJ olarak elde edilmiştir ve tutarlılık gözlenmiştir. IAUS300N10S5N015T MOSFET'in farklı yük akımlarındaki anahtarlama kayıpları Şekil 4.9'da görülmektedir. Kesime gitme kaybı 30 A yükte düşüken, 40 A ve 50 A için sırasıyla 71 µJ ve 89 µJ kayıpla iletme girme kaybına göre baskınlaşır.




Şekil 4.7 : İki MOSFET’in 48 V, 50 A Yük, üç farklı dirençte, kesime gitme anında hesaplama, benzetim ve deneysel ölçüm sonuçları.



Şekil 4.8 : İki MOSFET’in 52 V, 40 A yük, üç farklı dirençte, hesaplama, benzetim ve deneysel ölçüm için toplam anahtarlama kayıpları.

IAUS260N10S5N019TATMA1 ve IAUS300N10S5N015T MOSFET’leri arasında yapılan bu karşılaştırmalarda kayıplara bakıldığında IAUS260N10S5N019TATMA1 seri numaralı MOSFET bariz performans üstünlüğü göstermektedir. Ancak akım seviyesinin yüksek ve stok açısından daha avantajlı olması sebebiyle IAUS300N10S5N015T seri numaralı MOSFET tercih edilmiş ve sonraki bölümlerde yer alan testlerde kullanılmıştır.



Şekil 4.9 : IAUS300N10S5N015T MOSFET’i 48 V, 9,8 Ω kapı direnci, üç farklı yük ile deneysel anahtarlama kayıpları.

4.3 Monte Carlo Analizi

Monte Carlo analizi, güç elektroniğinde devrelerin ve sistemlerin güvenilirliğini ve performansını deęerlendirmek için yaygın olarak kullanılan bir simülasyon yöntemidir. Bu teknik, devre parametrelerindeki rastgele varyasyonları modellemek için kullanılır ve çok sayıda simülasyon gerçekleştirerek olasılıksal sonuçlar üretir. Özellikle, bileşen toleransları, sıcaklık deęişimleri veya dięer çevresel etkenlerin sistem üzerindeki etkilerini incelemek için uygundur. Monte Carlo analizinin sonuçları, sistemin kararlılık, verimlilik ve güvenlik sınırları içerisinde çalışıp çalışmadığını öngörmeye yardımcı olur. Şekil 4.10'da Monte Carlo analizinin kullanıldığı bir tasarım için gözetilen aşamalara yer verilmiştir.



Şekil 4.10 : Monte Carlo benzetim aşamaları.

Benzetimlerde göz önüne alınabilecek parametreler; dirençler için deęer toleransı, ömür, sıcaklık ve lehimleme, kapasitörler için deęer toleransı ve eşdeęer seri direnç toleransı, endüktanslar için deęer toleransı, DA direnç toleransı ve saturasyon akımı toleransı, diyotlar için ileri yöndeki gerilim düşümü ve ters kaçak akım toleransı, transistörler için eşik gerilimi, iletim direnci, anahtarlama zamanları ve baskı devre

kartı kaynaklı parazitik endüktanslardır. Bunların hepsi göz önünde bulundurularak denklem 4.50 ile hesaplanır. Kapasiteler için ise eskime/yaşlanma faktörü göz önünde bulundurularak denklem 4.51 ile hesaplanarak 4.50'ye katılır. Bu formülde, C , t anındaki kapasite değerini ifade ederken C_r , referans kapasite değerini temsil etmektedir. Kapasitenin zamanla değişimini hesaplarken, A katsayısı yaşlanma faktörü olarak kullanılır ve kapasitenin yaşlanma etkisini belirler. Formüldeki t , kapasitenin hesaplandığı zamanı gösterirken, t_r ise referans zamanını belirtir; bu genellikle başlangıç zamanı ya da belirli bir referans anıdır. Bu şekilde formül, kapasitenin zaman içinde yaşlanmaya bağlı olarak nasıl değiştiğini hesaplamaya olanak tanır.

$$\sigma_{\text{top}} = \sqrt{\sum_{i=1}^n tol_i^2} \quad (4.50)$$


$$C = C_r \left[1 - \left(\frac{A}{100} \cdot \log_{10} \frac{t}{t_r} \right) \right] \quad (4.51)$$

Şekil 4.9'da verilmiş olan IAUS300N10S5N015T MOSFET'i için 48 VDA, 9,8 Ω kapı direnci ile 40 A yük altına incelenen kayıplar için hazırlanan devrede bütün toleranslar hesaba katılarak benzetim tekrar edilmiştir. Çizelge 4.9'da, en kötü durum toleranslarına sahip direnç, kapasite ve endüktans vb. değerlerini göstermektedir. Bu toleranslar, her bir bileşenin nominal değerinden sapmalarını içerir ve devre tasarımında, elemanların çalışma sınırlarında nasıl bir performans göstereceğinin anlaşılması için kullanılır. Direnç, kapasite ve endüktans bileşenlerinin toleransları, devrenin maksimum ve minimum değerlerini belirler, böylece sistemin güvenilirliği ve kararlılığı sağlanabilir.

Çizelge 4.9 : Devredeki değişkenlerin en kötü durum toleransları.

Parça Tipi	Tedarikçi	Seri Numarası	En Kötü Durum Toleransı
Bara Kapasitesi	Panasonic	B40740-B8537-M1	%43,16
Dekuplaj Kapasitesi	AVX	12101C475K4Z2A	%47,41
Direnç	Vishay	CRCW12064R70FKEAHP	%1,87
Direnç	Vishay	CRCW080510K0FKEA	%1,87
Direnç	Vishay	CRCW06032R00FKEA	%1,87
Direnç	Vishay	CRCW060310R0FKEA	%1,87
Parazitik Endüktans	-	-	%30
Güç Kaynağı Gerilimi	-	-	%10
Kapı Gerilimi	-	-	%10


Verilen en kötü durum toleransları ile yapılan benzetim sonuçları incelendiğinde, Şekil 4.11’de akım grafiği yakından gösterilmiştir. 40 A olarak ayarlanan akımın tepe değerinin 35 A ve 58 A arasında değiştiği görülebilmektedir. Bu dalgalanmanın, kullanılan bileşen toleransları ve devre koşullarındaki varyasyonlardan kaynaklandığı değerlendirilmektedir. Bu nedenle, devrenin tasarımında bu varyasyonların etkilerini minimize edecek önlemler alınması gerekmektedir.



Şekil 4.11 : Monte Carlo benzetiminde akım grafiği.


Şekil 4.12’de MOSFET üzerine düşen gerilimin tepe değeri, DA barası 48 VDA olmasına rağmen 58,5 VDA’ye ulaştığı görülmektedir. Bu artışın, devredeki anahtarlama geçişleri sırasında oluşan parazitler ve endüktif elemanların etkisinden kaynaklandığı düşünülmektedir. Bu durum, devre tasarımında gerilim stresini azaltacak snubber devreleri veya uygun koruma yöntemlerinin kullanılmasını gerektirmektedir.

Şekil 4.13’deki grafik, LTspice kullanılarak gerçekleştirilen Monte Carlo analizi ile MOSFET’in iletme girme kayıplarını 50 farklı basamakta göstermektedir. Analizde, devre elemanlarının toleranslarına bağlı varyasyonlar simüle edilmiştir. Sonuçlar, iletme girme kaybının belirli bir dağılım gösterdiğini ve her bir adımda küçük



Şekil 4.12 : Monte Carlo benzetiminde MOSFET tepe gerilim grafiği.


dalgalanmalar içerdiğini ortaya koymaktadır. Ortalama kayıpların belirli bir enerji seviyesinde yoğunlaştığı, ancak bazı adımlarda uç değerler olduğu gözlemlenmiştir. Grafikte, enerji kaybının genellikle $30 \mu\text{J}$ ile $70 \mu\text{J}$ arasında değiştiği ve rastgelelik nedeniyle belirgin bir dalgalanma olduğu gözlenmektedir. Bu dalgalanmalar, özellikle MOSFET'in eşik gerilimi (V_{th}), anahtarlama süreleri ve sürücü devresi parametrelerindeki farklılıkların sonucudur.



Şekil 4.13 : Monte Carlo benzetiminde MOSFET iletme girme kaybı grafiği.

Şekil 4.14'deki grafik, LTspice yazılımında gerçekleştirilen Monte Carlo analizi sonucunda, MOSFET'in kesime gitme kayıplarının (turn-off losses) 50 farklı benzetim adımında nasıl değiştiğini göstermektedir.

Grafikten görüldüğü üzere, kesime gitme kaybı genellikle $60 \mu\text{J}$ ile $160 \mu\text{J}$ arasında değişiklik göstermektedir. Enerji kaybında rastgele dalgalanmalar gözlemlenmiş ve belirli adımlarda kayıpların zirve yaptığı dikkat çekmiştir. Bu dalgalanmalar, MOSFET'in anahtarlama süresi, yük akımı, sürücü devresi parametreleri ve parazitik elemanlar gibi faktörlere bağlıdır. Özellikle grafiğin başlangıç ve son kısımlarında kayıpların nispeten düşük olduğu, ancak orta kısımda daha büyük sapmaların olduğu anlaşılmaktadır.



Şekil 4.14 : Monte Carlo benzetiminde MOSFET kesime gitme grafiği.




5. PARALEL MOSFETLERİN AKIM DAĞILIMI

Yüksek akım gerektiren uygulamalarda, özellikle rüzgar enerjisi sistemleri ve taşıma sistemlerinde, birden fazla güç yarı iletkeninin paralel bağlandığı çoklu çip güç modülleri yaygın olarak kullanılmaktadır. Bu tür modüllerde, paralel bağlı çipler arasında eşit akım paylaşımı sağlanması oldukça önemlidir. Çünkü dengesiz akım paylaşımı, termal dengesizliklere yol açabilir ve modülün dayanıklılığını düşürebilir.

5.1 Şema ve Devre Baskı Kartı Tasarımı


Şematik ve devre baskı kartı tasarımı Altium programı ile yapılmıştır. Şekil 5.1 ile görüldüğü üzere 4 paralel kolda alt ve üst MOSFET’ler bulunmaktadır. Bunların sürme devreleri alt devre içerisinde bulunmaktadır. Faz ve bara bağlantıları da bu sayfada görülebilmektedir. Sönümleyici olarak 2 seri kapasitör kullanılmıştır. Görselin sağ kısmında yer alan dekaplaj kapasiteleri, baskı devre kartında olabildiğince MOSFET’e yakın yerleştirilerek parazitiklerin düşük tutulması ve gürültünün engellenmesi sağlanmaya çalışılmıştır. Bu kapasitörler MOSFET’lerin güvenli çalışmasını destekler. Ayrıca, alt ve üst MOSFET’lerin düzgün anahtarlanması için gerekli olan sürme gerilimleri optimize edilmiştir.



Şekil 5.1 : 4 paralel kol MOSFET devresi.

Üst MOSFET'lerin savak bağlantıları pozitif DA barasına, alt MOSFET'lerin kaynak bağlantıları negatif DA barasına ve alt, üst MOSFET'lerin ortak bağlantıları faza olmaktadır.

Kapı sürücü devresi için OnSemi firmasına ait NCV57084 kodlu sürücü kullanılmıştır. Düşük gerilim tarafında beslemesi 5 V iken yüksek gerilim tarafında 15 V tercih edilmiştir. Şekil 5.2'de 3-fazlı tasarım için yapılmış olan kapı sürme devresi görülmektedir.




Şekil 5.2 : 3-fazlı tasarım için kapı sürme devresi.

Sürücünün özelliklerinden bir tanesi desaturasyon korumasıdır. Bu koruma, MOSFET ve IGBT gibi yarı iletken anahtarların tamamen iletme geçmemesi durumunu algılar ve devrenin zarar görmemesi için sürme sinyalini kapatarak korur. Yarı-iletken anahtar düşük iletim direnci veya doygunluk gerilimini sağlamadığında desaturasyona girmiş olur. Koruma sayesinde MOSFET'in aşırı akım nedeniyle zarar görmesi, termal hasar alması veya tahrip olması engellenir. Şekil 5.3'te ise desaturasyon koruma devresine yer verilmiştir. Sürücünün DESAT pini üzerinde oluşacak gerilim denklem 5.1 ile bulunur.


$$V_{NMOS(DESAT)} = V_{DESAT} - V_Z - n \cdot V_F - I_{Sarf} \cdot R \quad (5.1)$$

Devre baskı kartının katman sayısı ve kalınlığının belirlenmesinde birçok farklı yöntem mevcuttur. Bakır yolların akım taşıma kapasitesi hesaplanırken yol kalınlığı,



Şekil 5.3 : Desaturasyon koruma devresi.


genişliği ve sıcaklık gibi faktörler hesaba katılmaktadır. IPC-2221 standardında baskı kartın dış katmanlar için akım yoğunluğu 30-50 A/mm², iç katmanlar için 10-20 A/mm² referans verilmiştir [25]. Farklı uygulamalar için PCB'lerin güvenilir ve dayanıklı olmasını sağlayarak endüstri genelinde kabul edilen bir rehberdir. Şekil 5.4'de hesaplanan kartın, farklı katman kalınlıklarının ve iz genişliklerinin akım taşıma kapasitesi üzerindeki etkisi incelenmiş, sıcaklık artışına bağlı olarak direnç ve güç tüketimi değerlerinin değiştiği gösterilmiştir. Dış katmanlar, yüksek akım yoğunluğu ve daha iyi ısı dağılımı sağlar, bu nedenle iç katmanlardan farklıdır.



Şekil 5.4 : Baskı devre kartı iz akımı kapasitesi.

5.1.1 Sistem parazitiklerinin incelenmesi

Şekil 5.5’de güç modülünün yerleşim tasarımı gösterilmektedir. Sistemde bulunan bütün komponentler AEC-Q100, AEC-Q101 ve AEC-Q200 standartları gözetilerek seçilmiştir. Bu standartlar, otomotiv elektroniği bileşenlerinin zorlu çevresel koşullarda güvenilir çalışmasını sağlamak için temel bir rehber sunar ve araç sistemlerinin uzun ömürlü ve güvenli tasarımına katkıda bulunur. AEC-Q100, IC’lerin termal döngü, yüksek sıcaklık ve elektriksel stres koşullarındaki dayanıklılığını değerlendirirken, AEC-Q101, ayırık yarı iletkenlerin termal şok ve güç çevrim testlerini kapsar. AEC-Q200 ise kapasitörler ve dirençler gibi pasif bileşenlerin çevresel streslere ve elektriksel performans sınırlarına uygunluğunu kontrol eder [26]. Güç modülü, üstteki dört MOSFET ve alttaki dört MOSFET için simetrik bir yerleşimine sahiptir. Bu çalışmada, araştırma odağı, paralel bağlanmış MOSFET çipleri arasındaki akım paylaşımı performansıdır. T8, T7, T6 ve T5 alt paralel mosfetler, T4, T3, T2 ve T1 üst paralel mosfetlerdir.



Şekil 5.5 : Güç kartının baskı devresi.


Şekil 5.6’da, bağlantılara ait parazitik endüktanslar farklı renklerle vurgulanmıştır. T5-T8, alttaki dört Si MOSFET’i temsil etmektedir. L_b , MOSFET’lerin kaynak (source) bağlantısına ait parazitik endüktansı ifade eder. L_{ss} , T5’ten DA— terminaline kadar olan yoldaki (pembe renkle gösterilen) kaçak endüktanstır.

L_{56} , L_{67} ve L_{78} , sırasıyla T5 ile T6 (mavi), T6 ile T7 (turuncu) ve T7 ile T8 (pembe) arasındaki yoldaki kaçak endüktansları temsil eder. İdeal durumda bu endüktanslar eşit olup denklem 5.2 şu şekilde ifade edilir:

$$L_{56} = L_{67} = L_{78} = L_M \quad (5.2)$$

Benzer şekilde, kaynak bağlantısındaki endüktanslar da eşittir ve denklem 5.3 ile ifade edilir:

$$L_{b5} = L_{b6} = L_{b7} = L_{b8} = L_b \quad (5.3)$$




Şekil 5.6 : Güç kartında alt MOSFET'lerin parazitikleri.

İki tür kaçak endüktans, anahtarlama performansını etkiler. Bunlardan biri anahtarlama döngüsü kaçak endüktansı (L_d), diğeri ise ortak kaynak kaçak endüktansıdır (L_s). Ortak kaynak endüktansı, kapı kaynak gerilimi üzerinde negatif geri besleme etkisi yapmaktadır ve denklem 5.4 ile ifade edilir. Anahtarlama geçici durumunda, MOSFET savak akımı, MOSFET doygunluk bölgesindeki kapı kaynak gerilimi ile belirlenir ve denklem 5.5 ile ifade edilir. Parazitik etkilerle birlikte Şekil 5.7'de bütün devre gösterilmiştir [27].

$$V_{GS} = V_G - i_G \cdot R_G - \frac{L_s \cdot di_s}{dt} \quad (5.4)$$

$$i_D = g_{fs}(V_{GS} - V_{th}) \quad (5.5)$$



Şekil 5.7 : Devredeki bütün parazitiklerin gösterimi.

Paralel kollar arasındaki ortak kaynak kaçak endüktansı uyumsuzluğu, geçici akım paylaşım performansı üzerinde büyük bir etkiye sahiptir. Ortak kaynak kaçak endüktansları üzerindeki gerilimler denklem 5.6'da hesaplanmıştır. Sonuç olarak, anahtarlama geçici durumunda MOSFET'lerin doygunluk bölgesindeki savak akımları denklem 5.8'de belirlenmiştir. Denklem 5.7 ve denklem 5.8 ifadeleriyle birlikte, geçiş süreci sırasında doyum bölgesinde paralel bağlı MOSFET'ler arasındaki akım dengesizliği, cihaz parametrelerinde uyumsuzluk olmadığı durumda denklem 5.9 eşitliğinde gösterilmiştir. Bu dengesizlik, MOSFET'lerin anahtarlama performansını bozar ve sistem verimliliğini olumsuz etkiler. Özellikle, paralel MOSFET'lerin eş zamanlı anahtarlama için ortak kaynak kaçak endüktanslarının minimize edilmesi gerekmektedir.

$$\begin{aligned}
 L_{s5} &= L_{ss} + L_b \\
 L_{s6} &= L_{ss} + L_{56} + L_b = L_{ss} + L_M + L_b \\
 L_{s7} &= L_{ss} + L_{56} + L_{67} + L_b = L_{ss} + 2L_M + L_b \\
 L_{s8} &= L_{ss} + L_{56} + L_{67} + L_{78} + L_b = L_{ss} + 3L_M + L_b
 \end{aligned} \tag{5.6}$$


$$\begin{bmatrix} \Delta V_{Ls5} \\ \Delta V_{Ls6} \\ \Delta V_{Ls7} \\ \Delta V_{Ls8} \end{bmatrix} = \begin{bmatrix} L_{s5} & L_{ss} & L_{ss} + L_{56} & L_{ss} + L_{56} + L_{67} \\ L_{ss} & L_{s6} & L_{ss} + L_{12} & L_{ss} + L_{12} + L_{23} \\ L_{ss} & L_{ss} + L_{56} & L_{s7} & L_{ss} + L_{56} + L_{67} \\ L_{ss} & L_{ss} + L_{56} & L_{ss} + L_{56} + L_{67} & L_{s8} \end{bmatrix} \begin{bmatrix} i_{D5} \\ i_{D6} \\ i_{D7} \\ i_{D8} \end{bmatrix} \tag{5.7}$$

$$\begin{bmatrix} i_{D5} \\ i_{D6} \\ i_{D7} \\ i_{D8} \end{bmatrix} = g_{fs} \begin{bmatrix} V_{kap1} - i_g R_g - V_{th} - \Delta V_{Ls5} \\ V_{kap1} - i_g R_g - V_{th} - \Delta V_{Ls6} \\ V_{kap1} - i_g R_g - V_{th} - \Delta V_{Ls7} \\ V_{kap1} - i_g R_g - V_{th} - \Delta V_{Ls8} \end{bmatrix} \tag{5.8}$$

$$\begin{aligned}
i_{D5} - i_{D6} &= g_{fs} \left[L_b \frac{d(i_{D6} - i_{D5})}{dt} + L_{56} \frac{d(i_{D6} + i_{D7} + i_{D8})}{dt} \right] \\
i_{D6} - i_{D7} &= g_{fs} \left[L_b \frac{d(i_{D7} - i_{D6})}{dt} + L_{67} \frac{d(i_{D7} + i_{D8})}{dt} \right] \\
i_{D7} - i_{D8} &= g_{fs} \left[L_b \frac{d(i_{D8} - i_{D7})}{dt} + L_{78} \frac{di_{D8}}{dt} \right] \\
i_{D5} - i_{D8} &= g_{fs} \left[L_b \frac{d(i_{D8} - i_{D5})}{dt} + L_{56} \frac{d(i_{D6} + i_{D7} + i_{D8})}{dt} \right. \\
&\quad \left. + L_{67} \frac{d(i_{D7} + i_{D8})}{dt} + L_{78} \frac{di_{D8}}{dt} \right]
\end{aligned} \tag{5.9}$$

Denklem 5.9'daki MOSFET'ler arasındaki akım dengesizliğinin sadece ilgili iki MOSFET'in akımından değil, diğer MOSFET'lerin akımlarından da etkilendiği belirtilmiştir. Örneğin, T5 ve T8 arasındaki akım dengesizliği, dört paralel MOSFET'in akımları tarafından etkilenmektedir. Bu olgu, 'akım bağlanma etkisi' olarak adlandırılmıştır. Bu etki nedeniyle, bitişik iki MOSFET aynı ortak kaynak kaçak endüktansı uyumsuzluğuna sahip olsa bile, aralarındaki akım dengesizlikleri farklıdır.

Akım bağlanma etkisinin akım dağılımı üzerindeki etkisini incelemek için yeni bir yerleşim modeli Şekil 5.8'de yeni bir model gösterilmiştir. Bu model, Şekil 5.7'deki modelleme ile aynı ortak kaynak kaçak endüktansı uyumsuzluğuna sahiptir, ancak kaçak endüktanslar, akım bağlanma etkisi olmaksızın farklı bir şekilde dağıtılmıştır ve bu durum denklem 5.10'da gösterilmiştir. Bu model, akım bağlanma etkisinin minimize edilmesiyle daha düzgün bir akım paylaşımı elde etmeyi amaçlar.



Şekil 5.8 : Akım bağlanma etkisi olmadan güç kartı devresi.


$$\begin{bmatrix} \Delta V_{LS5} \\ \Delta V_{LS6} \\ \Delta V_{LS7} \\ \Delta V_{LS8} \end{bmatrix} = \begin{bmatrix} L_{s5} & L_{ss} & L_{ss} & L_{ss} \\ L_{ss} & L_{s6} & L_{ss} & L_{ss} \\ L_{ss} & L_{ss} & L_{s7} & L_{ss} \\ L_{ss} & L_{ss} & L_{ss} & L_{s8} \end{bmatrix} \begin{bmatrix} i_{D5} \\ i_{D6} \\ i_{D7} \\ i_{D8} \end{bmatrix} \quad (5.10)$$

Ortak kaynak kaçak endüktansı aynı olan genel bir kart düzenindeki akım dengesizliği denklem 5.11 ile hesaplanabilir:

$$\begin{aligned} i_{D5} - i_{D6} &= g_{fs} \left[L_b \frac{d(i_{D6} - i_{D5})}{dt} + L_{56} \frac{di_{D6}}{dt} \right] \\ i_{D6} - i_{D7} &= g_{fs} \left[L_b \frac{d(i_{D7} - i_{D6})}{dt} + L_{67} \frac{di_{D7}}{dt} \right] \\ i_{D7} - i_{D8} &= g_{fs} \left[L_b \frac{d(i_{D8} - i_{D7})}{dt} + L_{78} \frac{di_{D8}}{dt} \right] \\ i_{D5} - i_{D8} &= g_{fs} \left[L_b \frac{d(i_{D8} - i_{D5})}{dt} + (L_{56} + L_{67} + L_{78}) \frac{di_{D8}}{dt} \right] \end{aligned} \quad (5.11)$$

5.2 Benzetim ve Deneysel Test Sonuçları


Test düzeneği Şekil 5.9’da , temel test ekipmanları ve bileşenler yer almaktadır. Solda, Alçak Güç Kaynağı devre güç beslemeleri için kullanılmıştır. Orta kısımda, test edilen devreyi içeren Güç Kartı, Kontrol Kartı ve Sürücü Kartı bulunmaktadır. Üzerinde yer alan Endüktans ise devrenin yükünü simüle etmek için eklenmiştir. Yukarıda, ölçüm işlemlerini gerçekleştirmek için bir Osiloskop ve yanında bir Rogowski Bobini vardır. Sağ tarafta ise yüksek güç ihtiyacını karşılayan bir güç Kaynağı görülmektedir ve DA bara beslemesi için kullanılmıştır.



Şekil 5.9 : Test düzeneği.

Test düzeneğinde ISO 26262 standardı dikkate alınmıştır. Bu standart, otomotiv işlevsel güvenliği için temel bir standart olup, elektrik-elektronik sistemlerde risk analizi ve hata toleransını değerlendirir [28]. Tezde, özellikle MOSFET'lerin güvenilirlik analizi, hata modları ve güvenlik sınırlarının belirlenmesinde bu standarttan yararlanılmıştır. Güvenlik açısından kritik bileşenlerin sistematik test ve analizi ISO 26262'nin önerileri doğrultusunda ele alınmıştır. Ayrıca, analiz yöntemleri ve simülasyonlar, standardın gereklilikleriyle uyumlu şekilde gerçekleştirilmiştir.

Şekil 5.10'da verilmiş olan yapı, tasarımda yer verilen 22 kW eviricinin mekaniğini içermektedir. 3-faz çıkışlı olan bu yapı, bir adet kontrol kartı, bir adet kapı sürücü kartı ve üç adet güç kartından oluşmaktadır.



Şekil 5.10 : Mekaniğiyle birlikte evirici.

Testlerde ele alınan ana değişkenler, MOSFET kapı direnci ve sönümleyici kapasitenin değerleridir. Bu parametrelerin tüm gereksinimleri karşılayacak şekilde hesaplanması, tasarımcı açısından oldukça zorlu ve zaman alıcı bir süreçtir. Bu nedenle, öncelikle temel formüller kullanılarak bir başlangıç değeri belirlenmiş, ardından testler yoluyla bu değerlerin ideal seviyeleri bulunmuştur.

Denklem 5.12'de kullanılan V_{CC2} MOSFET kapı gerilimini, V_{EE2} , V_{CC2} 'nin referans alındığı potansiyeli, R_{DSon} açık durum direncini, R_G kapı sürücü devresindeki direnci ifade etmektedir [29].

$$I_{G,tepe} = \frac{V_{CC2} - V_{EE2}}{R_{DSon} + R_{Gon}} \quad (5.12)$$

MOSFET kapı şarj/deşarj akımı, güvenli bir çalışma sağlamak için sürücü entegrenin çıkış aşamasının izin verdiği tepe akım değerinin altında olmalıdır, bu durum denklem 5.13'de verilmiştir.

$$I_{G,tepe} < I_{OH,tepe} \quad (5.13)$$

Denklem 5.12 ve denklem 5.13 kullanılarak denklem 5.14 elde edilir ve kapı direnci için koşullu ifade elde edilir.

$$\frac{V_{CC2} - V_{EE2}}{R_{Dson} + R_G} < I_{OH,tepe} \quad (5.14)$$

Denklem 5.14 kullanılarak, R_G 'yi elde edebiliriz:

$$R_G > \frac{V_{CC2} - V_{EE2} - I_{OH,tepe} \cdot R_{Dson}}{I_{OH,tepe}} \quad (5.15)$$

Test devresinde kullanılan parametreler denklem 5.16'da yerine koyulursa denklem 5.17 ile MOSFET kapı direnci için sınır koşulu elde edilmiş olur.

$$R_G > \frac{15 \text{ V} - 0 \text{ V} - 7,5 \text{ A} \cdot 0,0013 \text{ } \Omega}{7,5 \text{ A}} \quad (5.16)$$

$$R_G > 1,9987 \text{ } \Omega \quad (5.17)$$

Sönümleyici kapasitenin hesabında ise etkili parametreler; devre kaçak endüktansı (L_S), maksimum anahtarlama akımı (I_O), izin verilen maksimum gerilim (V_{tepe}), DA bara gerilimi (V_{CC}) kullanılarak denklem 5.18 ile hesaplanabilir [30].

$$C_{SN} = \frac{L_S \cdot I_O^2}{(V_{tepe} - V_{CC})^2} \quad (5.18)$$

Test devresinde kullanılan parametreler denklem 5.18'de yerine koyulursa MOSFET sönümleyici kapasitesi için tasarımda başlangıç değeri denklem 5.19 ve denklem 5.20 ile elde edilmiş olur. Denklemde kullanılan 5 nH kaçak endüktans değeri ise tahmini ortalama bir değer olarak alınmıştır.

$$C_{SN} = \frac{5 \text{ nH} \cdot 160^2 \text{ A}}{(90 \text{ V} - 48 \text{ V})^2} \quad (5.19)$$

$$C_{SN} = 47,34 \text{ nF} \quad (5.20)$$

MOSFET'lerin paralel bağlantıları, güç elektroniği devrelerinde yüksek akım taşıma kapasitesine ihtiyaç duyulduğunda sıkça tercih edilir. Dört paralel MOSFET kolundan oluşan bu yapıda, akımın eşit olarak dağılımı kritik öneme sahiptir. Bu dağılım, MOSFET'lerin bireysel parametrelerinden (örneğin, R_{DSon} , termal direnç) ve devrenin tasarım özelliklerinden daha önce bahsedildiği üzere etkilenmektedir. İdeal bir durumda her bir MOSFET kolu, toplam akımın eşit bir kısmını taşır; ancak pratikte bu,

çeşitli nedenlerle tam olarak sağlanamaz. Akım dengesizlikleri, bazı MOSFET'lerin aşırı ısınmasına ve erken arızalanmasına yol açabilir. Bu nedenle, bu kısımda testleri yapılan kartın akım dağılımı üzerine incelemeler yapılmıştır.

IEC 60747-8 standardına göre anahtarlama süreleri, açma sırasında anahtarlama süresi, V_{GS} 'nin nihai değerinin %10'una ulaştığı anda başlar ve V_{DS} 'nin %10 seviyesine indiği anda sona erer. Kapama sırasında ise, süre V_{GS} 'nin %90 seviyesine düştüğü anda başlar ve V_{DS} 'nin %90 seviyesine ulaştığı anda sona erer. Bu tanım, deneysel düzenekle t_{on} ve t_{off} sürelerinin hesaplanmasında kullanılacaktır [31].


Şekil 5.11 1a-4a, 1b-4b, 1c-4c, 1d-4d şeklinde düzenlenmiş olup her bir set, kapı direnci ($R_g = 9,8 \Omega, 14,7 \Omega, 19,7 \Omega$) altındaki MOSFET davranışlarını göstermektedir. 1a-4a setlerinde akım (I_d) grafiği incelenmiş, T5-T8 arasındaki akım dağılımı homojen olmamakla birlikte, T8 üzerinden geçen akım 160 A ile diğerlerinden yüksektir. T5 ve T7'nin akımları sırasıyla 140 A ve 130 A, T6 ise 120 A civarındadır. R_g artışıyla akım eğrilerinin yavaşladığı ve MOSFET'ler arasındaki farkların azaldığı gözlenmiştir.

1b-4b grafikleri gerilim düşüşü (V_{ds}) davranışını göstermektedir. Düşük R_g değerinde ($9,8 \Omega$) hızlı anahtarlama nedeniyle gerilimde aşım ve osilasyon görülmüş, T8 için yaklaşık 100 V seviyesinde pik oluşmuştur. Kapı direncinin artışıyla anahtarlamanın daha kontrollü olduğu fark edilmiştir.

1c-4c grafikleri iletme geçiş sırasındaki akım salınımlarını göstermektedir. T8'de akım geçişinde kısa süreli pik'ler gözlenmiş ve akım 160 A'ya çıkmıştır. R_g büyük olduğunda ($19,7 \Omega$) bu geçişler daha yumuşak ve salınımlar daha azdır. Bu durum, MOSFET'ler arasındaki akım dağılımını iyileştirmiştir.

1d-4d grafikleri kesime gitme sırasındaki akım dalgalanmalarını göstermektedir. Düşük R_g 'de, T8 üzerindeki akım hızla düşmüş ve -20 A seviyelerine kadar negatif dalgalanmalar oluşmuştur. $R_g = 19,7 \Omega$ için bu dalgalanmalar azalarak geçişlerin daha yumuşak olduğu görülmüştür.

Sonuç olarak, grafiklerde T8 üzerindeki akımın (%29,1), T6 üzerindeki akımın ise (%21,8) olduğu görülmüştür. Bu değerler, MOSFET'ler arasındaki küçük parametre farklılıklarının ve parazitik elemanların etkisinin akım dağılımında belirgin bir rol oynadığını ortaya koymaktadır.




Şekil 5.11 : 48 V- 650 A- sönmüleyici 0 nF- R_g (1: 9,8 Ω , 2: 14,7 Ω , 3: 19,7 Ω): a) I_D , b) V_{DS} , c) I_{Don} , d) I_{Doff} .

Şekil 5.12 1a-4a, 1b-4b, 1c-4c, 1d-4d şeklinde düzenlenmiştir ve her bir set, sönümleyici kapasitesi ($C = 0 \text{ nF}$, $23,5 \text{ nF}$, 50 nF) altındaki MOSFET davranışlarını gösterir. 1a-4a setlerinde akım (I_d) grafiği incelenmiş, T5-T8 arasındaki akım dağılımı homojen olmamakla birlikte, T8 üzerinden geçen akım 1.'de 160 A ile T5 ve T7 ile aynıdır ve T6 140 A civarındadır, 2.'de T8 175 A , 3.'de T8 yine 175 A civarlarındadır. Veriler, sönümleyici kapasitesinin akım dağılımını önemli ölçüde etkilediğini gösterir.

1b-4b grafikleri gerilim düşüşü (V_{ds}) davranışını göstermektedir. Özellikle düşük sönümleyici değerinde (0 nF) hızlı anahtarlama nedeniyle gerilimde belirgin bir aşım ve osilasyon gözlemlenmiştir. Örneğin, T5 için gerilim düşüşü sırasında belirgin bir pik oluşarak yaklaşık 97 V seviyesine ulaştığı görülmüştür. Bu durum, gate direncinin artmasıyla MOSFET'lerin daha kontrollü anahtarlama yaptığını ve parazitik elemanların etkisinin azaldığını göstermektedir. Bu, sistemdeki istenmeyen gerilim zirvelerinin önlenmesine yardımcı olarak daha güvenli bir çalışma ortamı sağlar. Ayrıca, bu iyileştirmeler, MOSFET'lerin daha verimli ve uzun ömürlü çalışmasına katkıda bulunur.

1c-4c grafikleri iletme geçiş sırasındaki akım salınımlarını göstermektedir. Özellikle T7'de akım geçişi sırasında kısa süreli pik'lerin oluştuğu ve akımın 220 A seviyesine ani bir geçiş yaptığı gözlenmiştir. Sönümleyicinin büyük olduğu durumlarda ise ($23,5 \text{ nF}$ - 50 nF) herhangi bir bariz değişim göze çarpmamaktadır. Sadece 1c)'de T7 mosfetinin akımında diğer MOSFET'lere göre bir kayma görülmektedir. Bu durum, eşik gerilimi farkına diğer ölçümlerde bu kadar kayma görülmemesi sebebiyle bağlanamamaktadır. Kapı sinyali dağıtımında yaşanmış bir farklılık veya termal dengesizlikle açıklamak daha doğru olmaktadır.


1d-4d grafikleri kesime gitme sırasındaki akım dalgalanmalarını göstermektedir. Sönümleyici değeri arttıkça anahtarın kesime gitme süresinin uzadığına dikkat edilmelidir. Bu durum kayıplar ve dolaylı olarak termal yönden dezavantaj doğurmaktadır. Ancak dalgalanmaları iyileştirme açısından avantajlı olduğunu unutmamak gerekir. Bu tür iyileştirmeler, sistemin genel kararlılığını artırabilir ve daha düzgün bir anahtarlama performansı sağlar. Bununla birlikte, tasarımda her parametrenin dengeli bir şekilde optimize edilmesi gerektiği unutulmamalıdır.



Şekil 5.12 : 48 V- 650 A- R_g 0 Ω -sönümleyici(1: 0 nF, 2: 23,5 nF, 3: 50 nF): a) I_D , b) V_{DS} , c) I_{Don} , d) I_{Doff} .

Şekil 5.13’de, 36 VDA batarya geriliminde farklı sönümleyici kapasitör değerlerine (1: 0 nF, 2: 23,5 nF, 3: 50 nF) bağlı olarak MOSFET’lerin ilettime girme ve kesime gitme anındaki dinamik davranışları karşılaştırılmıştır. Kapasite arttıkça, ilettime geçiş eğimleri daha yavaş ve kontrollü olmaktadır.

Şekil 5.14’de, kapasitör değerlerinin MOSFET anahtarlama davranışına etkileri görülmektedir. 0 nF kapasitörle kesim kaybı (469,6 μ J), ilettime girme kaybı (60,85 μ J), tepe gerilimi (67,78 V) ve tepe akımı (133,32 A) ölçülmüş, düşük enerji kaybı sağlanırken kararlılık sınırlı kalmıştır. 23,5 nF kapasitörle kesim kaybı 463,43 μ J, ilettime girme kaybı 45,22 μ J’ye düşerken, tepe gerilimi 70,33 V ve tepe akımı 131,88 A seviyesine çıkarak enerji kaybı ile kararlılık dengelenmiştir. 50 nF kapasitörle kesim kaybı 1126,76 μ J, ilettime girme kaybı 130,44 μ J, tepe gerilimi 97,68 V ve tepe akımı 183,15 A değerlerine ulaşmış, geçişler kararlı hale gelmiş ancak enerji kayıpları ve tepe değerleri artmıştır.




Şekil 5.13 : T6- 36 V- 650 A- R_g 14,7 Ω -sönümleyici(1: 0 nF, 2: 23,5 nF, 3: 50 nF):
a) İlettime girme anı, b) Kesime gitme anı.

1	Batarya Gerilimi(V)	Belirlenen Akım (A)	Eoff (μ J)	Vtepe (V)	Eon (μ J)	Tepe Akım (A)
	36.12	136.64	469.6	67.78	60.85	133.32
2	Batarya Gerilimi (V)	Belirlenen Akım (A)	Eoff (μ J)	Vtepe (V)	Eon (μ J)	Tepe Akım (A)
	35.95	134.81	463.43	70.33	45.22	131.88
3	Batarya Gerilimi (V)	Belirlenen Akım (A)	Eoff (μ J)	Vtepe (V)	Eon (μ J)	Tepe Akım (A)
	35.86	137.52	479.88	60.51	54.03	135.96

Şekil 5.14 : T6 MOSFET’i 36 V 1: 0 nF, 2: 23,5 nF, 3: 50 nF.

Şekil 5.15’de daha düşük kapı direnci ($9,8 \Omega$), hızlı geçişler sağlayarak enerji kayıplarını azaltırken, geçiş sırasında salınımlar ve gürültü artmaktadır. Orta seviye kapı direnci ($14,7 \Omega$), hem enerji kaybını hem de geçiş kararlılığını dengelerken, yüksek kapı direnci ($19,7 \Omega$) geçişleri daha kararlı ve kontrollü hale getirmektedir ancak geçiş süresi uzadığı için enerji kaybı artabilir. Şekil 5.16’da bu durumu daha detaylı incelemek mümkündür. Batarya gerilimi 35,79 V ve 36,12 V arasında değişmiştir. Belirlenen akım değerleri birbirine oldukça yakındır. Kesime gitme anahtarlama kayıpları artan kapı direnci değerleri ile 396 μJ seviyesinden 521 μJ seviyesine orantılı olarak artmıştır. İletime girme anındaki kayıplar da 44,6 μJ ’den 62,2 μJ seviyesine çıkarak paralellik göstermiştir. Gerilimin tepe değeri artan dirençle birlikte 71,11 V’dan 66,43 V’a azalmıştır. Akımın tepe değerinin genel olarak aynı düzeyde kaldığı kabul edilebilir.




Şekil 5.15 : T6- 36 V- 650 A- sönmüleyici 0 nF- R_g (1: $9,8 \Omega$, 2: $14,7 \Omega$, 3: $19,7 \Omega$):
a) İletime girme anı, b) Kesime gitme anı.

1	Batarya Gerilimi(V)	Belirlenen Akım (A)	$E_{off}(\mu\text{J})$	$V_{tepe}(V)$	$E_{on}(\mu\text{J})$	Tepe Akım (A)
	35.79	134.33	396.84	71.11	44.6	131.4
2	Batarya Gerilimi (V)	Belirlenen Akım (A)	$E_{off}(\mu\text{J})$	$V_{tepe}(V)$	$E_{on}(\mu\text{J})$	Tepe Akım(A)
	36.12	136.64	469.6	67.78	60.85	133.32
3	Batarya Gerilimi (V)	Belirlenen Akım (A)	$E_{off}(\mu\text{J})$	$V_{tepe}(V)$	$E_{on}(\mu\text{J})$	Tepe Akım (A)
	35.93	140.19	521.84	66.43	62.2	134.81

Şekil 5.16 : T6 MOSFET’i 36 V 1: $9,8 \Omega$, 2: $14,7 \Omega$, 3: $19,7 \Omega$.

Şekil 5.17’de, 48 VDA batarya geriliminde farklı sönümleyici kapasitör değerlerine (1: 0 nF, 2: 23,5 nF, 3: 50 nF) bağlı olarak MOSFET’lerin iletme girme ve kesime gitme anındaki dinamik davranışları karşılaştırılmıştır. Kapasite arttıkça (örn. 50 nF), geçişler daha yavaş ve kontrollü şekilde gerçekleşir. 50 nF kapasite değeri, kararlılık ve geçiş hızı açısından dengeli bir çözüm sunmaktadır. Şekil 5.17 b) alt grafiğinde savak-kaynak gerilimi sırasıyla 85 V, 78 V ve 70 V olarak ölçülmüştür.

Şekil 5.18’de kapasitör değerlerinin MOSFET anahtarlamasına etkisi incelenmiştir. 0 nF kapasitörle kesim kaybı (586,97 μ J), iletim kaybı (114,74 μ J), tepe gerilimi (84,68 V) ve tepe akımı (149,53 A) ölçülmüştür. 23,5 nF kapasitörle kesim kaybı 577,4 μ J ve iletim kaybı 103,07 μ J’ye düşerken, tepe gerilimi 87,13 V ve tepe akımı 153,37 A seviyesine ulaşmıştır. 50 nF kapasitörle kesim kaybı 581,32 μ J, iletim kaybı 115,04 μ J, tepe gerilimi 72,71 V ve tepe akımı 153,73 A iken geçişler kararlı hale gelmiştir.




Şekil 5.17 : T6- 48 V- 650 A- R_g 14.7 Ω -sönümleyici(1: 0 nF, 2: 23,5 nF, 3: 50 nF):
a) İletime girme anı, b) Kesime gitme anı.

1	Batarya Gerilimi(V)	Belirlenen Akım (A)	Eoff (uJ)	Vtepe (V)	Eon (uJ)	Tepe Akım (A)
	48.17	138.0	586.97	84.68	114.74	149.53
2	Batarya Gerilimi(V)	Belirlenen Akım (A)	Eoff (uJ)	Vtepe (V)	Eon (uJ)	Tepe Akım (A)
	48.13	137.74	577.4	87.13	103.07	153.37
3	Batarya Gerilimi(V)	Belirlenen Akım (A)	Eoff (uJ)	Vtepe (V)	Eon (uJ)	Tepe Akım (A)
	47.87	137.72	581.32	72.71	115.04	153.73

Şekil 5.18 : T6 MOSFET’i 48 V 1: 0 nF, 2: 23,5 nF, 3: 50 nF.

Şekil 5.19’da daha düşük kapı direnci ($9,8 \Omega$), hızlı geçişler sağlayarak enerji kayıplarını azaltırken, geçiş sırasında salınımlar ve gürültü artmaktadır. Orta seviye kapı direnci ($14,7 \Omega$), hem enerji kaybını hem de geçiş kararlılığını dengelerken, yüksek kapı direnci ($19,7 \Omega$) geçişleri daha kararlı ve kontrollü hale getirmektedir ancak geçiş süresi uzadığı için enerji kaybı artabilir. Şekil 5.20’de bu durumu daha detaylı incelemek mümkündür. Batarya gerilimi 47,99 V ve 48,21 V arasında değişmiştir. Belirlenen akım değerleri birbirine oldukça yakındır. Kesime gitme anahtarlama kayıpları artan kapı direnci değerleri ile 513,41 μJ ile 666,7 μJ arasında değişmektedir. İletime girme anındaki kayıplar 92,47 μJ ve 129,99 μJ aralığındadır. Bu sonuçlar, kapı direncinin anahtarlama kayıpları üzerindeki etkisini net bir şekilde ortaya koymaktadır. Yüksek kapı direncinin geçiş süresini uzatması, sistemin genel verimliliğini olumsuz etkileyebilir, ancak daha stabil anahtarlama sağlayabilir.




Şekil 5.19 : T6- 48 V- 650 A- sönmüleyici 0 nF- R_g (1: $9,8 \Omega$, 2: $14,7 \Omega$, 3: $19,7 \Omega$):
a) İletime girme anı, b) Kesime gitme anı.

1	Batarya Gerilimi (V)	Belirlenen Akım (A)	E _{off} (uJ)	V _{tepe} (V)	E _{on} (uJ)	Tepe Akım (A)
	47.99	137.74	513.41	87.52	92.47	146.04
2	Batarya Gerilimi (V)	Belirlenen Akım (A)	E _{off} (uJ)	V _{tepe} (V)	E _{on} (uJ)	Tepe Akım (A)
	48.17	138.0	586.97	84.68	114.74	149.53
3	Batarya Gerilimi (V)	Belirlenen Akım (A)	E _{off} (uJ)	V _{tepe} (V)	E _{on} (uJ)	Tepe Akım (A)
	48.21	143.12	666.7	83.61	129.99	153.86

Şekil 5.20 : T6 MOSFET’i 48 V 1: $9,8 \Omega$, 2: $14,7 \Omega$, 3: $19,7 \Omega$.

Şekil 5.21’de, 52 VDA batarya geriliminde farklı kapasitör değerlerinin MOS-FET’lerin ilettime girme ve kesime gitme davranışları karşılaştırılmış, kapasite arttıkça geçişler daha yavaş ve kontrollü hale gelmiştir; 50 nF, kararlılık ve geçiş hızı açısından dengeli bir çözüm sunmuştur. Şekil 5.21 1) b)’de 90 V savak kaynak gerilimi, 2) b)’de 78 V, 3) b)’de 79 V’dir. Şekil 5.22’de, 52 V batarya geriliminde farklı kapasitör değerlerinin MOSFET anahtarlama davranışına etkileri gösterilmektedir. 0 nF ile kesim kaybı (747,07 μ J), ilettime geçme kaybı (133,19 μ J), tepe gerilimi (88,97 V) ve tepe akımı 158,9 A ölçülmüştür. 23,5 nF ile kesim kaybı 739,71 μ J, ilettime girme kaybı 123,73 μ J’ye düşerken, tepe gerilimi 93,57 V, akım 161,67 A olmuştur. 50 nF ile kesim kaybı 731,61 μ J, iletim kaybı 130,17 μ J, tepe gerilimi 79,26 V ve akım 163,14 A olmuş; geçişler daha kararlı hale gelmiş, enerji kayıpları azalmış ve savak-kaynak geriliminin düşmesi MOSFET’in korunmasına katkı sağlamıştır.




Şekil 5.21 : T6- 52 V- 650 A- R_g 14,7 Ω -sönümleyici(1: 0 nF, 2: 23,5 nF, 3: 50 nF):
a) İlettime girme anı, b) Kesime gitme anı.

1	Batarya Gerilimi(V)	Belirlenen Akım (A)	Eoff (uJ)	Vtepe (V)	Eon (uJ)	Tepe Akım (A)
	52.23	157.93	747.07	88.97	133.19	158.9
2	Batarya Gerilimi(V)	Belirlenen Akım (A)	Eoff (uJ)	Vtepe (V)	Eon (uJ)	Tepe Akım (A)
	52.23	157.28	739.71	93.57	123.73	161.67
3	Batarya Gerilimi(V)	Belirlenen Akım (A)	Eoff (uJ)	Vtepe (V)	Eon (uJ)	Tepe Akım (A)
	51.88	158.74	731.61	79.26	130.17	163.14

Şekil 5.22 : T6 MOSFET’i 52 V 1: 0 nF, 2: 23,5 nF, 3: 50 nF.

Şekil 5.23’de daha düşük kapı direnci ($14,7 \Omega$), hızlı geçişler sağlayarak enerji kayıplarını azaltırken, geçiş sırasında salınımlar ve gürültü artmaktadır. Şekil 5.24’de batarya gerilimi $52,23 \text{ V}$ ve $52,2 \text{ V}$ olarak ölçülmüştür. Belirlenen akım değerleri arasında biraz fark olması kayıplarda göz önünde bulundurulacaktır. Kesime gitme anahtarlama kayıpları artan kapı direnci ile $747,07 \mu\text{J}$ ’den $853,76 \mu\text{J}$ ’e çıkmıştır. İletime girme anındaki kayıplar $133,19 \mu\text{J}$ ve $150,8 \mu\text{J}$ ’dür.



Şekil 5.23 : T6- 52 V- 650 A- sönümleyici 0 nF - R_g (1: $14,7 \Omega$, 2: $19,7 \Omega$): a) İletime girme anı, b) Kesime gitme anı.

1	Batarya Gerilimi(V)	Belirlenen Akım (A)	Eoff (uJ)	Vtepe (V)	Eon (uJ)	Tepe Akım (A)
	52.23	157.93	747.07	88.97	133.19	158.9
2	Batarya Gerilimi(V)	Belirlenen Akım (A)	Eoff (uJ)	Vtepe (V)	Eon (uJ)	Tepe Akım (A)
	52.2	164.6	853.76	89.08	150.8	162.16

Şekil 5.24 : T6 MOSFET’i 52 V 1: $14,7 \Omega$, 2: $19,7 \Omega$.

5.3 Sonuçların Yorumlanması

Bu çalışma kapsamında elde edilen veriler, analiz grupları arasında belirgin farklılıklar ve benzerlikler ortaya koymuştur. Bu bölümde, söz konusu verilerin detaylı bir şekilde incelenmesi ve yorumlanması sunulmaktadır. Analiz sonuçları, her bir grup için tanımlanan temel parametrelerin hem ortalama değerleri hem de dağılım özellikleri dikkate alınarak değerlendirilmiştir. Ayrıca, veriler arasındaki farklılıkların istatistiksel anlamlılığı yorumlanmıştır. Bu değerlendirmeler doğrultusunda, elde edilen bulguların pratik uygulamalara etkisi de tartışılmıştır.

Şekil 5.11 ve Şekil 5.12’de verilen grafikler maksimum yükte, 48 VDA bara geriliminde önce sabit sönümleyici kullanarak, sonra sabit kapı direnci kullanılarak yapılan test sonuçlarını göstermektedir. T5, T6, T7, T8 MOSFET’leri için ayrı ayrı yapılan ölçümler Python’da veri işleme yöntemleri kullanılarak tek ekranda bastırılmıştır. Şekil 5.11’da dikkat çekici bir durum olarak T7 MOSFET’inin bütün kapı dirençlerinde en yüksek akım ve gerilim tepe noktasına sahip olması örnek verilebilir. Bu durumun sebebi T7’nin kartın en yakın noktasında bulunması (bknz: Şekil 5.5) ve en kısa yola yani en düşük dirençli yola sahip olması, parazitik dağılımın etkisi sebebiyle olabilir. T5 ve T6 MOSFET’leri yakın değerlerde seyretmiştir, bunun sebebi PCB üzerindeki yerleşimlerinin yan yana yapılmış olmasıdır. 1)b) grafiğinde MOSFET’ler üzerine düşen tepe gerilim 100 V’a yani MOSFET’in dayanım sınırına ulaşmıştır. 2)b) ve 3)b) de bu değer 80 ± 5 V değerlerindedir ve güvenli bölgeye ulaşılmıştır.


Grafikler incelendiğinde 5.12’de bulunan 1. grafikte T7 MOSFET’inin diğerlerinden önce ilettime girdiği görülmektedir. Diğer grafiklerde bu durumun olmaması hatalı bir sürme durumu veya veri işlemeyle alakalı bir hatanın sonucu olabileceği düşünülmektedir. MOSFET’lerin tepe gerilimleri artan sönümleyici kapasite değeri ile 100 V’dan 80 V’a kadar azalmıştır. Bu azalma, sönümleme devresinin yüksek frekanslı osilasyonları etkili bir şekilde bastırdığına işaret etmektedir. 2)c) incelendiğinde ilettime girme anında T7 ve T6 MOSFET’leri arasında 150 A ve 230 A tepe akım varken, kesime gitme anında yani 2)d)’de T8 ve T6 MOSFET’leri üzerinden 180 A ve 140 A geçmektedir. MOSFET’lerin yük paylaşımında zamanlama farklarının ve parazitik elemanların önemli bir rol oynayabileceğini göstermektedir.

Bir diğer grafik şekli olarak ilettime girme ve kesime gitme anlarına yaklaştırılmış şekilde verilmiştir. Şekil 5.13 ve Şekil 5.14’te 36 VDA bara geriliminde tam yük için, farklı sönümleyici değerleri ile denenmiştir. 50 nF sönümleyici kapasitör kullanıldığında kayıpların ilettime girme kaybı $54,03 \mu\text{J}$, kesime gitme kaybı $479,88 \mu\text{J}$ ’dür. Kayıpların büyük ölçülü değişmediği gözlemlenmiştir. Şekil 5.15 ve Şekil 5.16’da ise kapı direncinin değişimiyle kesime gitme kayıplarının büyük bir aralıkta değiştiği görülmektedir. Kesime gitme süresi arttıkça toplam kayıplar da doğru orantılı olarak artmaktadır.

Bara gerilimi 48 VDA olduğunda ise Şekil 5.17 ve Şekil 5.18 incelenmiştir. En düşük kayıplar 23,5 nF için elde edilmiş olsa da gerilimin maksimum değeri bu kapasite için oluşmuştur. Şekil 5.19 ve Şekil 5.20 incelendiğinde ise artan kapı direnci değerlerinin sonucunda gerilimin tepe değerinin azaldığı görülmektedir. Kesime girme kaybı sırasıyla 513,41 μ J, 586,97 μ J ve 666,7 μ J olarak, iletme girme kaybı 92,47 μ J, 114,74 μ J ve 129,99 μ J olarak ölçülmüştür.

Şekil 5.21 ve Şekil 5.22’de batarya gerilimi 52 VDA iken alınan ölçümlerde kayıplarının hepsinin artan gerilimle arttığı görülmektedir. Kayıplar bir önceki şekillerde bahsedilenlerle benzer değişimler göstermiştir. Sönümleyici kapasite yokken alınan ölçümde 747,07 μ J kesim anı enerji kaybı kaydedilmiştir. Ayrıca, artan kapasite değerinin kesim anı gerilim dalgalanmalarını baskılayarak sistemin daha stabil çalışmasına katkı sağladığı düşünülmektedir. Son olarak, Şekil 5.23 ve Şekil 5.24 incelendiğinde batarya gerilimi 52 VDA ve sönümleyici kapasite olmadan, kapı direncinin 19,7 Ω olduğu durumda maksimum kayıplara ulaşılmıştır.

Bütün grafikler incelendiğinde 14,7 Ω kapı direnci ve 50 nF sönümleyici kapasite kullanıldığı durum eviricinin kayıplarını minimuma indirgeyip MOSFET’lerin güvenli bir bölgede çalışması için en ideal durumu oluşturmaktadır. Seçilen bu koşulları içeren test sonucu ise Şekil 5.25’te görülmektedir.



Şekil 5.25 : T6 MOSFET’i 48 V, kapı direnci 14,7 Ω , sönümleyici 50 nF.

6. SONUÇLAR

Bu tez çalışmasında, güç elektroniği alanında yaygın olarak kullanılan güç MOSFET'lerinin özelliklerini, kayıplarını ve performans kriterlerini detaylı bir şekilde incelemeyi amaçlamıştır. Şema ve devre baskı kartının çizimi, kayıp analizleri ve akım dağılımı gibi önemli faktörlerini ı ışık tutmuştur. Bütün bu süreç sonunda 48 VDA gerilim altında çalışacak, 22 kW'lık bir evirici tasarımında kullanılacak devrenin ana parametreleri belirlenmiştir.

İlk olarak, farklı MOSFET tipleri ve çalışma bölgeleri incelenmiştir. Dinamik karakteristiklerin analizi, bu elemanların farklı uygulamalardaki performans farklarını anlamamıza yardımcı olmuştur. Dinamik kayıpların, özellikle anahtarlama gecikme zamanları ve kapasite etkilerinden kaynaklandığı belirlenmiştir. Statik kayıpların ise MOSFET'in R_{DSon} direncine ve bu direnç üzerinden geçen akıma bağlı olduğu gözlemlenmiştir. Bu durum, MOSFET seçiminde R_{DSon} değerinin düşük olmasının önemini ortaya koymuştur. Sonrasında, MOSFET seçerken dikkat edilmesi gereken ana parametrelere örneklerle yer verilmiştir.

MOSFET'lerde kayıp hesabının veri sayfaları üzerinden detaylı olarak nasıl yapılabileceğine yer verilmiştir. İletim ve anahtarlama kayıpları, MOSFET ve ters iletim kayıpları için detaylı olarak incelenmiştir. Çift darbe testleriyle MOSFET kayıplarının doğrudan ölçülmesi, tasarımların gerçek şartlar altında performansını anlamamızı sağlamıştır. Bu testler, özellikle MOSFET'lerin anahtarlama kayıplarını azaltma yollarının belirlenmesi için kritik bir rol oynamıştır. Ayrıca, akım dağılımı ve parazit etkilerinin MOSFET'lerin verimliliğini etkileyebileceği görülmüştür.

IAUS300N10S5N015T ve IAUS260N10S5N019T MOSFET'lerinin kayıpları deneysel, benzetimsel ve teorik olarak karşılaştırılmıştır. Bu karşılaştırma, tek kolda bulunan alt MOSFET ve üstteki MOSFET'in diyotu kullanılarak yapılmıştır. Hesaplamalarda 36 VDA minimum gerilim ve 13,5 Arms için toplam güç kaybı sırasıyla 1,39 W ve 1,08 W bulunmuştur. Tüm kayıp sonuçları, bara gerilimi 36 VDA-48 VDA-52 VDA,

kapı direnci $6,7 \Omega$ - $9,8 \Omega$ - $19,4 \Omega$ ve yük akımı 30 A-40 A-50 A için tekrarlanmıştır. Kapı dirençlerinin artmasıyla anahtarlama kayıplarının arttığı, ancak MOSFET'in anahtarlama hızını azaltarak istenmeyen dalgalanmaların azaldığı ve geçici akımı sınırlandırdığı görülmüştür.

Tek kolda yapılan testler için ayrıca bir Monte Carlo analizi yapılarak sistem güvenilirliği ve performansı değerlendirilmiştir. Test sisteminde yer alan bütün elemanlar için en kötü durum toleransı hesaplanmış ve benzetim devresinde kullanılmıştır. Yük akımının tepe değerinin 40 A olarak belirlendiği durumda, toleranslarla birlikte bunun 35 A ve 58 A arasında değiştiği görülmüştür. MOSFET üzerine düşen gerilimin tepe değeri 48 VDA bara geriliminde 58,5 VDA'e ulaşmıştır. Enerji kaybının iletme girme için $30 \mu J$ ve $70 \mu J$ arasında, kesime gitme için $60 \mu J$ ve $160 \mu J$ arasında değiştiği belirlenmiştir.

Son kısımda ise, evirici de kullanılacak olan dört paralel kollu iki seri MOSFET'ten oluşan güç kartında yapılan testlere ve sonuçlarına yer verilmiştir. Güç devresi ve sürücü devresinden basitçe bahsedilmiştir. MOSFET kaynak bağlantılarına ait parazitik etkiler, MOSFET'ler arası kaçak endüktanslar ve anahtarlama döngüsü kaçak endüktansı analiz edilmiştir. Akım bağlanma etkisi olup olmama durumuna göre matrisler çıkarılmış ve benzetim ile test sonuçları karşılaştırılmıştır. Dört farklı MOSFET için test sonuçları üst üste bastırılarak akım dağılımı incelenmiş ve CSV uzantısı ile kaydedilen test sonuçları Python'da işlenerek anahtarlama kayıpları ve grafikler ekrana bastırılmıştır. Analiz sonuçlarına göre; sönümleyici olarak 50 nF (iki adet seri bağlı 100 nF) kapasite ve $14,7 \Omega$ kapı direnci kullanılması kayıplar, osilasyonlar ve tepe değerler açısından en ideal durumu oluşturmuştur.

Özet olarak, bu tez çalışması, güç MOSFET'lerinin seçimi ve kullanımı konusunda kapsamlı bir rehber sunmuş ve elde edilen sonuçlar, tasarımların verimliliğini ve performansını artırmak için önemli bilgiler sağlamıştır. MOSFET'lerin dinamik ve statik kayıpları, parazitik etkiler ve akım dağılımı gibi kritik faktörler detaylı bir şekilde incelenmiş ve analiz edilmiştir.

KAYNAKLAR

- [1] **Url-1.** <<https://computerhistory.org/blog/the-surface-state-job/>>, Eriřim tarihi: 13.09.2024.
- [2] **Renesas** (2022). *Power MOSFET*, [Application Note R07AN0007EJ0110], <https://www.renesas.com>.
- [3] **Url-2.** <<https://www.computerhistory.org/siliconengine/metal-oxide-semiconductor-mos-transistor-demonstrated/>>, Eriřim tarihi: 01.01.2025.
- [4] **Sze, S.M.** (1969). *Physics of Semiconductor Devices*, Wiley-Interscience.
- [5] **Tahmaz, O.** (2022). *İki-Seviyeli Eviricilerde Kullanılan Yarı-iletken Anahtarların Güç Kayıplarının Analizi*, Yüksek lisans tezi, Kocaeli Üniversitesi.
- [6] **Shen, Z.J., Xiong, Y., Cheng, X., Fu, Y. ve Kumar, P.** (2006). Power MOSFET Switching Loss Analysis: A New Insight, *IEEE Industry Applications Conference Forty-First IAS Annual Meeting*, s.1438–1442.
- [7] **Rodriguez, M., Rodriguez, A., Miaja, P.F. ve Sebastian, J.** (2009). A complete analytical switching loss model for power MOSFETs in low voltage converters, *13th European Conference on Power Electronics and Applications*.
- [8] **Divins, D.** (2014). *Using MOSFET Spice Models for Analyzing Application Performance*, International Rectifier, [Application Note 1194], <https://www.infineon.com>.
- [9] **Johnson, B., Russell, D. ve Swavely, W.** (1993). *Worst Case Circuit Analysis Application Guidelines*, Reliability Analysis Center, <https://discover.dtic.mil>.
- [10] **Özkan, Ö.** *MOSFET Yarı İletken Devre Elemanının Davranışının İncelenmesi, Elektronik Devre Tasarım Laboratuvarı-1*, Eriřim tarihi: 14.10.2024.
- [11] **Singh, M.** *VLSI Design Notes*, Compucom Institute of Technology Management, Jaipur, Eriřim tarihi: 14.10.2024.
- [12] **Toshiba** (2023). *Power MOSFET Electrical Characteristics*, [Application Note], <https://www.toshiba.com>.
- [13] **Havanur, S.** (2015). *Power MOSFET Basics: Understanding the Turn-On Process*, Vishay Siliconix, [Application Note AN850], <https://www.vishay.com>.

- [14] **Url-3.** <https://ec.europa.eu/environment/topics/waste-and-recycling/rohs-directive_en>, Eriřim tarihi: 15.12.2024.
- [15] **Infineon** (2023). *IAUCN04S7L028*, [Data Sheet IAUCN04S7L028]. Eriřim adresi: <https://www.infineon.com>.
- [16] **Infineon** (2020). *IAUS300N10S5N015T*, [Data Sheet IAUS300N10S5N015T]. Eriřim adresi: <https://www.infineon.com>.
- [17] **Graovac, D.D., Pürschel, M. ve Kiep, A.** (2006). *MOSFET Power Losses Calculation Using the Data-Sheet Parameters*, Infineon, [Application Note], <https://www.infineon.com>.
- [18] **Kar, A., Manna, S., Sengupta, M. ve Banerjee, G.** (2021). Design, Fabrication and Testing of gate driver and Double Pulse Test board for SiC MOSFETs, *National Power Electronics Conference (NPEC)*., s.01–06.
- [19] **Nexperia** (2020). *Half-bridge MOSFET switching and its impact on EMC*, [Application Note AN90011], <https://www.nexperia.com>.
- [20] **Wang, J., Yuan, X. ve Rasekh, N.** (2020). Triple pulse test (TPT) for characterising power loss in magnetic components in analogous to double pulse test (DPT) for power electronics devices, *IECON 2020 The 46th Annual Conference of the IEEE Industrial Electronics Society*, s.4717–4724.
- [21] **Reddy, D.S., Hemachander, A. ve Bijukumar, B.** (2023). Switching characterization of Si, SiC and GaN power devices based on double pulse test using LTSPICE, *AIP Conference Proceedings*.
- [22] **David Levett, Z.Z. ve Frank, T.** Double pulse testing: The how, what and why. Infineon Technologies AG, Eriřim tarihi: 22.11.2024.
- [23] **Infineon** (2020). *IAUS260N10S5N019T*, [Data Sheet IAUS260N10S5N019T]. Eriřim adresi: <https://www.infineon.com>.
- [24] **ISO** (2020). *ISO 21780 Road vehicles — Supply voltage of 48 V — Electrical requirements and tests*, Geneva, International Organization for Standardization.
- [25] **IPC** (2018). *IPC-2221: Generic Requirements for Designing Printed Boards and Other Forms of Component Mounting Structures*.
- [26] **Url-4.** <<http://www.aecouncil.com>>, Eriřim tarihi: 13.09.2024.
- [27] **Li, H.** (2015). *Parallel Connection of Silicon Carbide MOSFETs for Multichip Power Modules*, Doktora tezi, Aalborg Üniversitesi.
- [28] **ISO** (2018). *ISO 26262 Road Vehicles – Functional Safety*, Geneva, International Organization for Standardization.

- [29] **Infineon** (2015). *Gate resistor for power devices*, [Application Note AN2015-06], <https://www.infineon.com>.
- [30] **Zhang, Y., Sobhani, S. ve Chokhawala, R.** *Snubber Considerations for IGBT Applications*, International Rectifier, <https://www.infineon.com>.
- [31] **IEC** (2010). *IEC-60747-8: Semiconductor devices - Discrete devices - Part 8: Field-effect transistors*.





ÖZGEÇMİŞ

Ad-Soyad: Abdülkerim ÖZTÜRK

ÖĞRENİM DURUMU:

- **Lisans:** 2021, İstanbul Teknik Üniversitesi, Elektrik- Elektronik Fakültesi, Elektrik Mühendisliği Bölümü

MESLEKİ DENEYİMLER VE ÖDÜLLER:

- 2021-2023 yılları arasında ARÇELİK A.Ş. Ar-Ge bünyesinde Güç Elektroniği Tasarım Mühendisi olarak çalıştı.
- 2023 yılından itibaren AVL şirketinde Elektronik Donanım Tasarım Mühendisi olarak çalışmaktadır.

TEZİNDEN TÜRETİLEN YAYINLAR, SUNUMLAR VE PATENTLER:

- **Öztürk A.**, Kocabaş D.A. 2024. GaN ve Silikon MOSFET’lerin Anahtarlama Kayıplarının Çift Darbe Testi ile Karşılaştırılması. 8. *Uluslararası Mühendislik Bilimleri ve Multidisipliner Yaklaşımlar Kongresi*, 07-08 Aralık, 2024 İstanbul Türkiye.