

İSTANBUL TEKNİK ÜNİVERSİTESİ ★ FEN BİLİMLERİ ENSTİTÜSÜ

SALT AKTİF SÜZGEÇLER

DOKTORA TEZİ

Hacer ATAR YILDIZ

Elektronik ve Haberleşme Mühendisliği Anabilim Dalı

Elektronik Mühendisliği Programı

TEMMUZ 2015

İSTANBUL TEKNİK ÜNİVERSİTESİ ★ FEN BİLİMLERİ ENSTİTÜSÜ

SALT AKTİF SÜZGEÇLER

DOKTORA TEZİ

**Hacer ATAR YILDIZ
(504032201)**

Elektronik ve Haberleşme Mühendisliği Anabilim Dalı

Elektronik Mühendisliği Programı

Tez Danışmanı: Prof. Dr. Ali TOKER

TEMMUZ 2015

İTÜ, Fen Bilimleri Enstitüsü'nün 504032201 numaralı Doktora Öğrencisi **Hacer ATAR YILDIZ**, ilgili yönetmeliklerin belirlediği gerekli tüm şartları yerine getirdikten sonra hazırladığı “**SALT AKTİF SÜZGEÇLER**” başlıklı tezini aşağıda imzaları olan jüri önünde başarı ile sunmuştur.

Tez Danışmanı : **Prof. Dr. Ali TOKER**
İstanbul Teknik Üniversitesi

Jüri Üyeleri : **Prof. Dr. Serdar ÖZOĞUZ**
İstanbul Teknik Üniversitesi

Prof. Dr. Oğuzhan ÇİÇEKOĞLU
Boğaziçi Üniversitesi

Prof. Dr. Ece Olcay GÜNEŞ
İstanbul Teknik Üniversitesi

Prof. Dr. Herman SEDEF
Yıldız Teknik Üniversitesi

Teslim Tarihi : **15 Mayıs 2015**
Savunma Tarihi : **29 Temmuz 2015**

Eşime ve çocuklarıma,

ÖNSÖZ

Akademik hayatın önemli virajlarından biri olan doktora çalışmasında, nitelikli bir doktora tezi yapmam için gerek fikirleri ve gerekse eleştirileriyle bana destek olup, her anlamda örnek olan sayın hocam Prof. Dr. Ali Toker'e öncelikli olarak teşekkürü bir borç bilirim.

Bu tez çalışmasında kendisiyle tanışıp, birlikte çalışma şansına sahip olduğum, büyük bir sabırla bana destek olan, yol gösteren ve motive eden sayın hocam Prof. Dr. Serdar Özoğuz'a çok teşekkür ederim. Kendisi gibi başarılı olup, bir o kadar da tevazu sahibi olabilmek benim de en büyük hedeflerimden biri olacaktır.

Ayrıca tez izleme jürisinde olan sayın hocam Prof. Dr. Oğuzhan Çiçekoğlu'na bu tezdeki katkılarından dolayı teşekkür ediyorum.

Çalışmam boyunca, devrelerin ölçümü ve serimlerinin çiziminde bana yardımcı olan Yüksek Müh. Osman Ceylan ve Dr. Pınar Başak Başyurt'a çok teşekkür ederim. Ayrıca, Yrd. Doç. Dr. Vedat Tavas, Dr. Mustafa Saygıner, Yüksek Müh. Zaur Tanrıgüliye'ye ve adını burada zikredemediğim diğer tüm meslektaşlarıma destekleri ve hoş sohbetleri için ayrı ayrı çok teşekkür ederim.

Eğitim hayatım boyunca bana yol gösteren, manevi olarak destekleyen ve rol model olan anneme ve babama sonsuz teşekkür ederim. Onlar olmadan ilerlemem imkansızdı. İhtiyacım olan her anımda yanımda olan sevgili kardeşim Ömer Atar'a, çok teşekkür ederim.

Doktora çalışmamın başlangıcından bitimine desteğini bir an olsun esirgemeyen, sevgili eşim Hakan Yıldız'a sabrı ve anlayışı için çok teşekkür ederim. İyi ki varsın....

Bu tez çalışmasını yaparken edindiğim tecrübe ve birikimlerimin, varlıklarıyla beni çok mutlu eden oğullarım Melih ve Ömer'e de faydalı olması dileğiyle....

Mayıs 2015

Hacer ATAR YILDIZ
Yüksek Mühendis

İÇİNDEKİLER

Sayfa

ÖNSÖZ.....	vii
İÇİNDEKİLER	ix
KISALTMALAR	xi
ÇİZELGE LİSTESİ.....	xiii
ŞEKİL LİSTESİ.....	xv
ÖZET	xix
SUMMARY	xxi
1. GİRİŞ	1
1.1 Tezin Amacı	5
1.2 Tezde İzlenen Yol	7
2. İNTEGRATÖR TABANLI AKTİF SÜZGEÇLER.....	9
2.1 Çift İntegratör Tabanlı Aktif Süzgeçler	9
2.1.1 Çift integratörlü aktif süzgeçlerin devre gerçeklemesi	11
2.1.1.1 Aktif-RC süzgeçleri	11
Kerwin-Huelsman-Newcomb (KHN) devresi.....	11
Tow-Thomas devresi.....	12
2.1.1.2 Aktif-R süzgeçleri	13
2.1.1.3 Aktif-C süzgeçleri	15
2.1.1.4 Salt aktif süzgeçler	17
2.2 Süzgeç Devrelerinde Kullanılan Temel Yapı Taşları.....	20
2.2.1 Kayıpsız (ideal) integratör	20
2.2.2 Kayıplı integratör	21
2.3 Salt Aktif İntegratör Gerçeklemesinde Kullanılan Temel Bloklar.....	22
2.3.1 Gerilim modlu salt aktif integratör	23
2.3.2 Akım-gerilim modlu salt aktif integratör.....	24
2.3.3 Gerilim-akım modlu salt aktif integratör	25
2.3.4 Akım modlu salt aktif integratör	26
2.4 Salt Aktif İntegratör Tasarım Kriterleri.....	27
2.5 Düşük İntegrasyon Frekanslı Salt Aktif İntegratörlerin Tasarımı	33
2.5.1Yöntem-1:İntegrasyon frekansının ardışıl bir zayıflatıcı kat ile düşürülmesi	33
2.5.2 Devrenin idealsızlık etkilerinin incelenmesi ve benzetim sonuçları	36
2.5.3 Salt aktif integratör tabanlı süzgeç devresinin benzetim sonuçları	40
2.5.4Yöntem-2: Düşük integrasyon frekansının kapasite çarpıcılığıyla gerçeklenmesi.....	41
2.5.5 Temel yapı bloklarının karakteristikleri	43
2.5.6 Yöntem-2’de önerilen integratör için ikinci derece etkiler ve benzetim sonuçları	49
2.5.7 Salt aktif süzgeç tasarımı	52
2.5.8 Yöntem-3:Düşük frekanslı çalışmaya uygun yeni bir integratör devresi.56	
2.5.9 Benzetim sonuçları	60

3. SALT MOSFET SÜZGEÇ TASARIMI.....	65
3.1 MOSFET Kapasiteleri	66
3.2 Tümgeçiren Süzgecin Genel Topolojisi ve Salt MOS Süzgeçlerin Tasarımı ..	70
3.3 İkinci Derece etkiler	76
3.4 Benzetim ve Deneysel Sonuçlar	78
3.5 Salt MOSFET İkinci Derece Bant Geçiren ve Alçak Geçiren Süzgeç Devreleri	84
3.6 Devrenin İdealsizlik Etkilerinin İncelenmesi	87
3.7 Benzetim sonuçları	87
4. DÜŞÜK FREKANSLI ÇALIŞMAYA UYGUN SALT MOSFET SÜZGEÇLERİN TASARIMI	91
4.1 Yöntem 1: Çapraz Bağlı Transistor Çiftlerinin Eklenmesine Dayalı Yöntem	92
4.1.1 Önerilen yöntemin salt MOSFET süzgeç devrelerine uygulanması.....	93
4.1.1.1 Devre-1: Birinci derece salt MOSFET tümgeçiren süzgeç devresi .	93
4.1.1.2 Devre-2: İkinci derece salt MOSFET bantgeçiren süzgeç devresi ..	94
4.1.1.3 Devre-3:İkinci derece salt MOSFET bantgeçiren süzgeç devresi ...	95
4.1.2 Benzetim sonuçları	96
4.2.Yöntem-2:Düşük İntegrasyon Frekansının Kapasite Çarpıcıyla Gerçeklenmesi	100
4.3 Elde Edilen Devrelerin Serimleri ve Serim Sonrası Benzetimleri	104
5. SONUÇ VE ÖNERİLER.....	111
KAYNAKLAR.....	115
ÖZGEÇMİŞ.....	121

KISALTMALAR

OTA	: İşlemsel Geçiş İletkenliği Kuvvetlendiricisi
CFOA	: Akım Geribeslemeli İşlemsel Kuvvetlendirici
CCIII	: Üçüncü Kuşak Akım Taşıyıcı
CCCII	: Akım Kontrollü Akım Taşıyıcı
FTFN	: Dört Uçlu Yüzen Nullor
DVCC	: Gerilim Farkı Alan Akım Taşıyıcı
OTRA	: İşlemsel Geçiş Direnci Kuvvetlendiricisi
CDBA	: Akım Farkı Alan Tampon Devreli Kuvvetlendirici
ICCII	: Eviren İkinci Kuşak Akım Taşıyıcı
OPAMP	: İşlemsel Kuvvetlendirici
KHN	: Kerwin-Huelsman-Newcomb
CF	: Akım İzleyici
CCII	: İkinci Kuşak Akım Taşıyıcı
THD	: Toplam Harmonik Distorsiyon
CMOS	: Bütünleyici Metal Oksit Yarıiletken

ÇİZELGE LİSTESİ

	<u>Sayfa</u>
Çizelge 2.1 : MOS devrelerin transistor boyutları.....	36
Çizelge 2.2 : MOS devrelerin transistor boyutları.....	43
Çizelge 2.3 : Negatif direnç elemanında kullanılan CCCII'nın transistor boyutları..	61
Çizelge 4.1 : Serimleri çizilen devrelerin alan karşılaştırması	109

ŞEKİL LİSTESİ

Sayfa

Şekil 2.1 : İkinci derece transfer fonksiyonuna ilişkin genel işaret akış grafi. (a) yönetilebilir kanonik yapı. (b) gözlenebilir kanonik yapı (c) kayıplı integratör tabanlı kanonik yapı	10
Şekil 2.2 : KHN devresi	12
Şekil 2.3 : Tow-Thomas devresi	13
Şekil 2.4 : Soderstrand'ın aktif-R süzgeç yapısı [58]	14
Şekil 2.5 : Aktif-R biquadratik süzgeç devresi [13]	14
Şekil 2.6 : Bir kayıplı ve bir kayıpsız integratörden oluşan süzgeç devresi [59]	15
Şekil 2.7 : Çift çevrimli OTA-C süzgeç devresi	16
Şekil 2.8 : Salt aktif süzgeç devresi	17
Şekil 2.9 : OTA'lı bölücü blok	18
Şekil 2.10 : Salt aktif biquadratik devre [17]	18
Şekil 2.11 : Salt aktif ikinci derece devre [18]	19
Şekil 2.12 : İdeal bir integratörün frekansa bağlı kazanç değişimi	20
Şekil 2.13 : İdeal olmayan bir integratörün frekansa bağlı kazanç değişimi	21
Şekil 2.14 : Geçiş iletkenliği bloğu kullanılarak gerçekleştirilen salt aktif integratör	21
Şekil 2.15 : Gerilim modlu salt aktif integratör	23
Şekil 2.16 : Akım giriş gerilim çıkış salt aktif integratör	24
Şekil 2.17 : Gerilim giriş akım çıkış salt aktif integratör	26
Şekil 2.18 : Akım modlu salt aktif integratör	26
Şekil 2.19 : (a) Tipik bir kayıpsız integratör blok. (b) Önerilen salt aktif integratör devresi	28
Şekil 2.20 : Kapasite çarpıcının kavramsal devresi [60]	30
Şekil 2.21 : Negatif direnç tekniğinin geçiş iletkenliği kuvvetlendiricisi ile gerçekleştirilmesi	30
Şekil 2.22 : Miller tekniğinin temel integratör devresine uygulanması	31
Şekil 2.23 : Önerilen simetrik çıkışlı yapıdaki salt aktif integratör blok	32
Şekil 2.24 : (a) Gerilim-akım dönüşümünün CCCII ile gerçekleştirilmesi. (b) Gerilim izleyici yerine kullanılan gerilim bölücü devre. (c) Önerilen temel integratör blok	34
Şekil 2.25 : (a) CCCII'nın CMOS gerçekleştirilmesi. (b) Gerilim bölücü devrenin CMOS gerçekleştirilmesi	35
Şekil 2.26 : Kayıpsız salt integratörün frekans cevabı	37
Şekil 2.27 : Önerilen integratör devresinin integratör sabitinin değişimi	38
Şekil 2.28 : (a) CMOS işlemsel kuvvetlendirici devresi. (b) işlemsel kuvvetlendiriciin birim kazanç bant genişliğine ilişkin histogram	39
Şekil 2.29 : Çift integratör çevrimli salt aktif süzgeç devresi	40
Şekil 2.30 : Farklı kutuplama akım değerlerinde salt aktif süzgecin bant geçiren devre cevabı	41
Şekil 2.31 : Simetrik çıkışlı salt aktif integratör blok	42

Şekil 2.32 : Önerilen düşük frekanslı çalışmaya uygun simetrik çıkışlı salt aktif integratör devresi	42
Şekil 2.33 : CCCII'nın y-x ucu büyük işaret geçiş karakteristiği ($i_x=0$)	44
Şekil 2.34 : y-x ucu gerilim transfer fonksiyonunun frekansla değişimi	44
Şekil 2.35 : CCCII'nın x ve z ucu arasındaki akım transfer fonksiyonunun frekansla değişimi	45
Şekil 2.36 : CCCII r_x parazitik direnç değerinin, kutuplama akımı, I_0 ile değişimi	46
Şekil 2.37 : Gerilim bölücünün bölme faktörünün, lojik kontrol girişlerine $\{a_3 a_2 a_1 a_0\}$ olan bağımlılığı	47
Şekil 2.38 : Gerilim bölücü devrenin büyük işaret geçiş karakteristiği	47
Şekil 2.39 : Gerilim bölücü devrenin bölme oranının frekansla değişimi	48
Şekil 2.40 : CCCII elemanı ile gerçekleştirilen geçiş iletkenliği bloğunun çıkış THD değerleri (@25MHz)	48
Şekil 2.41 : Gerilim bölücü devrenin çıkışındaki THD değerleri (@25MHz)	49
Şekil 2.42 : Önerilen integratör bloğunun iki farklı kapasite çarpım parametresi $K_c = 1$ ve $K_c = 20$ için benzetim sonuçları.....	50
Şekil 2.43 : (a) Kapasite çarpım faktörü K_c 'nin farklı değerleri için benzetim sonuçları. (b) Kutuplama akımının farklı değerleri için önerilen salt aktif integratörün benzetim sonuçları	51
Şekil 2.44 : Salt aktif çift integratör çevrimli süzgeç devresi (basitlik için simetrik çıkışlı yapıdaki devrenin negatif kısmı gösterilmemiştir)	52
Şekil 2.45 : (a) Farklı kapasite çarpım faktörü K_c için ($I_0=5\mu A$) salt aktif süzgecin bant geçiren süzgeç cevabı. (b) Farklı kutuplama akım değerleri için ($K_c=1$) salt aktif süzgecin bant geçiren süzgeç cevabı	53
Şekil 2.46 : Farklı kapasite çarpım parametre değerleri için bant geçiren süzgeç devresinin faz cevabı (@ $I_0=5\mu A$). (—— ideal, ----- benzetim)	54
Şekil 2.47 : Bant geçiren süzgeç devresinin merkez frekansındaki standart sapmanın Monte-Carlo benzetim sonuçları	55
Şekil 2.48 : Bant geçiren süzgeç devresinin zamanla değişimi. (----- giriş işareti, —— bant geçiren çıkış)	56
Şekil 2.49 : Negatif direnç tekniğinin geçiş iletkenliği kuvvetlendiricisi ile gerçekleştirilmesi	56
Şekil 2.50 : CCCII kullanılarak elde edilen negatif direnç devresi	58
Şekil 2.51 : Önerilen kayıpsız integratör devresi	59
Şekil 2.52 : CCCII'nın CMOS gerçekleştirilmesi	60
Şekil 2.53 : Önerilen integratör bloğu için benzetim sonuçları (—— temel devre ----- iyileştirilmiş devre)	61
Şekil 2.54 : İyileştirilmiş kayıpsız integratörlerle görece alçak frekanslar için gerçekleştirilmiş salt aktif süzgeç devresi	62
Şekil 2.55 : Çift integratör çevrimli salt aktif süzgeç devresinin bant geçiren frekans cevabı	62
Şekil 3.1 : (a) MOSFET transistörünün yapısı. (b) MOSFET kapasiteleri	66
Şekil 3.2 : Oksit kapasitelerinin geçit-kaynak gerilimlerinin fonksiyonu olarak değişimleri	67
Şekil 3.3 : Diyot bağlı transistörün eşdeğer empedansı. (a) Eşdeğer kapasite. (b) Eşdeğer direnç	69
Şekil 3.4 : Bir CD4007 tümdevresinde bulunan NMOS transistörün geçit-kaynak gerilimine (V_{gs}) göre geçit-kaynak kapasitesinin (C_{gs}) değişimi	70

Şekil 3.5 : (a) Süzgeç devresinin sentezinde kullanılan basitleştirilmiş küçük işaret devre modeli. (b) Genel tümgeçiren devre topolojisi	71
Şekil 3.6 : Pasif devrelerin salt MOS gerçeklemeleri. (a) Paralel bir RC devresinin benzetimi. (b) Paralel bir RLC devresinin tek yönlü yüzen benzetimi ...	73
Şekil 3.7 : Önerilen salt aktif tümgeçiren süzgeç devreleri. (a) Birinci derece tümgeçiren süzgeç devresi. (b) İkinci derece tümgeçiren süzgeç devresi	75
Şekil 3.8 : MOS transistörün ikinci derece etkileri içeren küçük işaret eşdeğer devresi	77
Şekil 3.9 : Farklı kutuplama akımları için Şekil 3.7a'daki birinci derece tümgeçiren süzgeç devresinin CADENCE benzetim programıyla elde edilen benzetim sonucu	79
Şekil 3.10 : Birinci derece salt MOS tümgeçiren süzgecin deneysel sonuçları. (a) Genlik cevabı. (b) Faz cevabı	80
Şekil 3.11 : İkinci derece tümgeçiren süzgecin benzetim sonuçları. (a) Genlik cevabı. (b) Faz cevabı. (Tümgeçiren devre şartını sağlamak ve $Q=1$ için kutuplama akımları $I_{01}=4I_{02}$ and $I_{03}=3I_{02}$ olacak şekilde ayarlanmıştır.)	81
Şekil 3.12 : Önerilen salt MOS aktif süzgeçlerin THD analizi (a) Birinci derece tümgeçiren süzgeç. (b) ikinci derece tümgeçiren süzgeç (Düz çizgiler: Transistörlerin eş olduğu durum, Kesikli çizgiler: Transistör eşliğinin en kötü olduğu durum)	82
Şekil 3.13 : Salt aktif bant durduran süzgecin genel topolojisi (a) Önerilen ikinci derece tümgeçiren süzgeç kullanılarak gerçekleştirilen ikinci derece bant durduran süzgeç. (b) Bant durduran süzgecin genlik cevabı	83
Şekil 3.14 : (a) Süzgeç devresinin sentezinde kullanılan basitleştirilmiş küçük işaret devre modeli. (b) Genel bant geçiren devre topolojisi	85
Şekil 3.15 : (a) Paralel bir RLC devresinin salt MOS benzetimi. (b) Önerilen ikinci derece bant geçiren/alçak geçiren süzgeç devresi	86
Şekil 3.16 : Önerilen süzgeç devresinin benzetim sonuçları. (a) Normalize bant geçiren süzgeç cevabı. (b) Normalize alçak geçiren süzgeç cevabı	88
Şekil 3.17 : Normalize bant geçiren süzgeç çıkışı	89
Şekil 4.1 : Salt MOS süzgeçlerin alçak frekans bölgesinde çalışması için önerilen teknik	92
Şekil 4.2 : (a) Salt aktif birinci derece süzgeç devresi. (b) Çapraz bağlı MOS transistörler kullanılarak elde edilen birinci derece tümgeçiren süzgeç devresi	93
Şekil 4.3 : Aktif endüktansa dayalı bant geçiren süzgeç devresi [31]	94
Şekil 4.4 : (a) Salt aktif ikinci derece bant geçiren süzgeç devresi. (b) Çapraz bağlı MOS transistörler kullanılarak elde edilen ikinci derece bant geçiren süzgeç devresi	96
Şekil 4.5 : (a) Birinci derece tümgeçiren devrenin faz cevabı. (b) Birinci derece tümgeçiren devrenin genlik cevabı (— temel devre ----- iyileştirilen devre)	97
Şekil 4.6 : Eleman parametrelerindeki uyumsuzluklar dikkate alınarak yapılan Monte Carlo analizi sonucu elde edilen süzgeç kesim frekansının değer aralığı ve bunun K parametresi ile değişimi (Kesikli çizgilerle değer aralığı, düz çizgilerle nominal değer gösterilmektedir.)	98
Şekil 4.7 : Bant geçiren süzgeç devresinin genlik cevabı	99

Şekil 4.8 : Bant geçiren süzgeç ve iyileştirilen bant geçiren süzgeç devrelerinin benzetim sonuçları (— temel devre - - - - - iyileştirilen devre)	99
Şekil 4.9 : (a) Önerilen kapasite çarpım tekniğinin kavramsal devresi. (b) Verilen simetrik alt devre.(c) Önerilen yöntemle elde edilen simetrik alt devre	100
Şekil 4.10 : CCII- 'nin CMOS gerçeklemesi [66]	101
Şekil 4.11 : Kapasite çarpım tekniğine göre iyileştirilen salt MOSFET tümgeçiren süzgeç devresi	102
Şekil 4.12 : Salt MOSFET tümgeçiren süzgeç devresinin faz cevabı. (sürekli çizgi: temel devrenin cevabı, noktalı çizgi: sadece ikinci yöntemin uygulanmasıyla elde edilen cevap, kesikli çizgi: her iki yöntemin uygulanmasıyla elde edilen cevap	103
Şekil 4.13 : Her iki yöntemin kullanılmasıyla elde edilen iyileştirilmiş devrenin çıkışındaki THD değerleri (@3MHz)	104
Şekil 4.14 : (a) Salt aktif birinci dereceden tümgeçiren devrenin serimi ($f_0=37\text{MHz}$). (b) Harici kapasiteler kullanılarak gerçekleştirilen tümgeçiren devrenin serimi ($f_0=37\text{MHz}$)	105
Şekil 4.15 : Salt aktif MOSFET ve harici kapasiteli MOS-C süzgeçlerin serim sonrası benzetim sonuçları	106
Şekil 4.16 : (a) Çapraz bağlı MOS transistorlar kullanılarak elde edilen birinci derece tümgeçiren devrenin serimi ($f_0=4\text{MHz}$). (b) Harici kapasiteler kullanılarak gerçekleştirilen düşük frekanslı birinci derece tümgeçiren devrenin serimi ($f_0=4\text{MHz}$)	107
Şekil 4.17 : Düşük frekanslı çalışmaya uygun salt aktif MOSFET ve harici kapasiteli MOS-C süzgeçlerin serim sonrası benzetim sonuçları	108

SALT AKTİF SÜZGEÇLER

ÖZET

Bugüne kadar “salt aktif süzgeçler” başlığı altında yapılan birçok devre, kompanze edilmiş işlemsel kuvvetlendirici ve OTA elemanları kullanılarak gerçekleştirilmiştir. İşlemsel kuvvetlendiricinin kompanzasyonu için kullanılan kapasitenin pasif bir eleman olması nedeniyle, şimdiye kadar literatürde sunulan devrelerin “salt aktif” tanımına tam olarak uygun oldukları söylenemez. Bu çalışmada harici veya tümdevre kapasitelerinin hiçbirisi kullanılmadan sadece aktif elemanların iç kapasiteleri kullanılarak süzgeç devrelerinin nasıl gerçekleştirileceği ortaya konulmuştur.

Temel analog işaret işleme yapı taşlarından olan aktif süzgeçlerin tümdevre gerçekleştirilmesindeki en önemli sorunlardan biri, tümdevre kapasitelerin kırmık üzerinde kapladığı alandır. Bu olumsuz durum daha büyük zaman sabitli, daha büyük değerli kapasite kullanımını gerektiren alçak frekans süzgeçlerinde daha da kritik hale gelmektedir.

MOS transistörün geçit kapasitesinin kapasite yoğunluğu, poli arası veya poli metal arası tümdevre kapasitelerinin yoğunluğuna göre daha büyük olmaktadır. Ayrıca gene MOS geçit kapasitesi, tümdevre kapasiteleri kadar doğrusal davranışa sahiptir. Bu tezde, tümdevre süzgeçlerinin kırmık üzerinde daha düşük alan kaplayarak gerçekleştirilmesi amacıyla, bunların tümdevre kapasiteleri yerine MOS geçit kapasiteleri kullanılarak nasıl gerçekleştirilebileceği ve bu gerçekleştirmelerin getireceği avantajlar ortaya konulmuştur. Bu doğrultuda harici pasif eleman kullanmadan istenilen süzgeç fonksiyonunu gerçekleyen salt aktif süzgeçlerin gerçekleştirilmesine yönelik yeni devre topolojileri önerilmiştir. Bu elde edilen devrelerin, harici pasif elemanlar ile gerçekleştirilen devrelere göre tümdevre üzerinde daha düşük alan kapladığı görülmüştür.

Öte yandan, tezde verilen salt aktif süzgeçlerin sentezinde MOS transistörün en büyük iç kapasitesi olan geçit kapasitesi kullanılmış olduğundan, dinamik davranışları parazitik kapasitelerin etkilerden daha az etkilenmekte, bunlar klasik süzgeçlere göre yüksek frekanslı çalışmaya çok daha uygun olmaktadır.

Tezin ikinci bölümünde, düşük frekanslı süzgeçlerin tümdevre üzerinde kapladığı alanı düşürmek amacıyla dört farklı devre tasarım teknikleri önerilmiş, ve tümleştirilebilen düşük frekanslı süzgeç devreleri elde edilmiştir.

Bu doğrultuda çok geniş bir frekans bölgesinde ayarlanabilen temel süzgeç fonksiyonlarını gerçekleyen devreler elde edilmiştir. Önerilen yöntemler sayesinde büyük boyutlu transistörler kullanmaya ihtiyaç duymadan, 1.8MHz’lik integratör tabanlı bant geçiren salt CCCII süzgeç devresi, 3MHz’lik birinci derece salt MOSFET tümgeçiren devre ve 24MHz’lik ikinci derece bant geçiren süzgeç devreleri elde edilmiştir. Benzetim sonuçlarıyla da bu devrelerin uygulanabilirliği gösterilmiştir.

Önerilen devre tasarım teknikleri kullanılarak gerçekleştirilen salt aktif süzgeçlerin

etkin kullanım alanına sahip olduğunu göstermek için, 4MHz'lik birinci derece tümgeçiren süzgeç devresi önce harici kapasiteler kullanılarak MOSFET-C süzgeci olarak, daha sonra tezde önerilen yöntemlere uygun olarak salt MOSFET süzgeci olarak gerçekleştirilmiştir. Devrelerin serimleri çizilmiş ve önerilen yöntem sayesinde %81 oranında bir alan tasarrufu sağlandığı gösterilmiştir.

Sadece düşük frekanslı çalışma için kullanılan yöntem sayesinde değil, salt aktif yapıdaki devrelerin kullanılmasıyla da alan tasarrufu sağlanmıştır. 37MHz'lik kesim frekansındaki devre için de %40'luk bir alan tasarrufu sağlanmıştır.

ACTIVE ONLY FILTERS

SUMMARY

Active filters have always received attention as an essential building block of many analog signal processing applications. One of the important factors in realization of active filters is the passive elements used in filter design. From this point of view, in the filter circuits called as active-C and active-R, the compensated opamp transfer function is used as an ideal integrator circuit. In the large part of active-C filter, filter parameters can be adjusted by using dc voltage or current values. One of the most important restrictions in this type of filter circuits is that passive elements occupy too much space on the chip area. On the other hand, active filter topologies are obtained also by using resistive voltage divider in the feedback paths of active-R filter. As it is known that, the important restriction in active-R filter is that circuit parameters can not be set electronically.

The first introduced active-only filters in the literature are based on using opamp as an integrator such as active-R filters. Voltage divider function is aimed to realize by using transconductance element (OTA) instead of using resistances in the feedback paths. In this way, it is possible to adjust circuit parameters electronically by transconductance gains of OTAs in active only filters.

On the other hand, it should be also noted that, the compensation capacitance of opamp used in active only filters is a passive element and the integration design realized by using this capacitance is based on Miller theory. Therefore, these circuits should not be defined as active only filters actually. These circuits, which should be considered as pseudo active-only filters entail the basic restrictions, e.g. limited high-frequency performance, large chip area, limitations in slew rate capability.

In this thesis, in order to tackle these problems, a “real” active-only integrator and a “real” active-only filter based on this integrator are presented. The integrator pole comes from the intrinsic capacitances and resistances of a current controlled current conveyor (CCCII), although the active element could be replaced with any transconductance amplifiers offering electronically tunable parameter.

This type of filters offers two obvious advantages over the conventional active-R filters: i) The filter is free from slew-rate limitation, hence offers better high-frequency performance compared to the conventional active-only filters which employs opamps. ii) The removal of external capacitors significantly reduces the chip area occupied by the filter.

However, this approach also entails some practical implementation issues: i) the time constants turn out to be very large, making the filter design challenging at relatively lower frequencies, ii) some of the intrinsic capacitances due to involved active devices suffer from large tolerances, iii) some of the intrinsic capacitances are nonlinear.

In order to address these issues, we considered and discussed possible circuit design

techniques, which, in turn, have lead us to a new active-only integrator capable of operating at high-frequencies and providing electronically adjustable time constant with wide tuning range.

The integration frequency of the proposed integrator is determined by the intrinsic x -terminal resistance and z -terminal capacitor of a current controlled current conveyor (CCCII), the multiplication factor of a capacitance multiplier and the loss factor of a voltage divider. To illustrate the usefulness of the proposed integrator, a second-order filter based on the well-known two-integrator loop filter topology is considered and simulation results using SPECTRE in the CADENCE design tool verifying the proper operation of the circuit are provided.

In this thesis, filters called as MOS-only filters, which do not employ any external passive components, neither capacitors nor inductors, but rather which exploit the intrinsic capacitors of the MOS transistors are also studied. These circuits provide very useful advantages from IC realization viewpoint such as: i) low occupied chip area as a result of using as reactive component MOS capacitances with higher capacitance density compared to those of intentional, external capacitors. ii) these filters are capable of operating at high frequencies since most significant parasitic capacitances are taken into account during the synthesis procedure. iii) electronic tuning property of the important filter parameters, since the design of these circuits relies on the device transconductances which can be controlled by bias currents.

On the other hand, allpass filters are very useful blocks for realizing phase shifters, phase equalizers, high-Q bandpass filters, quadratic oscillators with improved frequency stability and even for implementing arbitrary magnitude filters designed with classical approximations such as Butterworth, Chebyshev and Elliptic characteristics. While many active RC allpass filters are proposed in the literature, to the best of author's knowledge, only one single MOS-only allpass filter realization exists in the literature. However, this circuit realizes only first-order transfer functions, thus lacks the possibility to realize complex poles and zeros

In this thesis, a simple filter topology that can be used to implement both first- and second-order MOS-only allpass filters is proposed. The filters derived from this topology provide all the advantages mentioned above. Unlike to the other MOS-only allpass filter, the proposed first- and second-order filters can also be considered as building blocks for the realization of n th-order allpass filters, since filters of any order can be realized by cascading first- and second-order stages. Moreover, the proposed MOS-only allpass filters offer inherently very accurate magnitude and phase characteristics at very high frequencies.

Simulation results performed using Spectre simulator in Cadence design environment and experimental results verifying the proper operations of the allpass circuits are provided. The second-order effects, as well as some remedies for these are also discussed.

In this thesis, a simple MOS-only second-order filter which simultaneously realizes bandpass and lowpass type characteristics is also proposed. The filter is based on a general RLC prototype circuit and provides all the advantages mentioned above.

The main nonidealities of the filter are studied and its proper operation is verified through Spectre simulation results.

However, MOS-only active filters suffer from an inherent low frequency limitation. This fact can be intuitively justified by noting that filters' natural frequencies are

proportional to g_m/C_{gs} , where g_m is the device transconductance and C_{gs} is the gate source capacitance. Therefore, for achieving low natural frequencies, either the value of g_m , i.e. MOS biasing current should be decreased or the value of C_{gs} should be increased. However, MOS biasing current cannot be decreased below a specific value at which the transistor enters the subthreshold regions where filter suffers from large distortion due to the governing transistor's exponential nonlinearity. On the other hand, to increase the value of C_{gs} implies the use of large devices that increase the chip area occupied by the circuits.

In order to address this issue, two modification techniques allowing the derivation of MOS-only filter which allow extension of the operating frequency towards lower frequency region are proposed. The first method, based on using cross coupled MOS transistor pairs, while the second method relies on modifying the given filter by using capacitance multipliers.

Detailed simulations results of the filters modified according to the proposed techniques are also provided in order to verify the usefulness of the theoretical approach.

Finally, in order to demonstrate the usefulness of the approach, a 4MHz first-order allpass filter is first realized using a classical MOSFET-C filter topology with integrated capacitors and then using a MOSFET-only filter, that is obtained according the proposed methods. From the filters' layouts, it is found that an area saving of 80% is achieved using the proposed technique.

1. GİRİŞ

Aktif süzgeçler temel analog işaret işleme yapı taşlarından birisi olarak geniş bir kullanım alanına sahiptir. İlk yıllarda aktif süzgeçler, işlemsel kuvvetlendirici (opamp) elemanının uygulama alanına yerleşmesi ve tümleştirme teknikleriyle birlikte yaygın kullanılan bir aktif eleman haline gelmesi ile birlikte daha da önem kazanmışlardır. Daha sonraları işlemsel geçiş iletkenliği (transkondüktans) kuvvetlendiricisi (OTA) kavramının ortaya atılması ve gerçekleştirilmesi ile daha geniş bir frekans bandında aktif süzgeç tasarımı mümkün hale gelmiştir. 1970'lerin başlarında birinci ve ikinci kuşak akım taşıyıcılar [1,2] Sedra ve Smith tarafından tanıtıldıklarında aktif devre sentezinde yeni bir dönemin başladığı kabul edilebilir. Akım taşıyıcıların işlemsel kuvvetlendirici ve OTA elemanlarından temel farkı birim kazançlı hücrelerle tasarlanmış ilk aktif eleman olmalarıdır. Bu sayede bu aktif elemanlar, önceki benzerlerine göre daha geniş bantlı, daha doğrusal ve daha düşük gürültü gerektiren uygulamalarda kullanılabilmiştir. Diğer taraftan, sonraki yıllarda gösterildiği gibi bu tür elemanlar akım türünden işaretleri de işlemeye uygundur. Bu açıdan bakıldığında daha yoğun tümleştirme ihtiyacı ile ortaya çıkan yüksek güç tüketimi ve bu tüketimi kısmak amacıyla zorunlu olarak kullanılan düşük besleme gerilimleri yüzünden gittikçe azalan çıkış dinamiği sorununa da bir çözüm sunmaktadırlar. Akım taşıyıcıların yoğun bir ilgi görmesi sonucu literatürde birim kazanç hücreleriyle tasarlanmış birçok aktif eleman önerilmiştir. En önemli örnekler olarak, akım geri beslemeli işlemsel kuvvetlendirici (CFOA veya CFA) [3], üçüncü kuşak akım taşıyıcı (CCIII) [4], akım kontrollü akım taşıyıcı (CCCII) [5], dört uçlu yüzen nullor (FTFN) [6], gerilim farkı alan akım taşıyıcı (DVCC) [7], işlemsel geçiş direnci (transresistance) kuvvetlendiricisi (OTRA) [8], akım farkı alan tampon devreli kuvvetlendirici (CDBA) [9], eviren ikinci kuşak akım taşıyıcı (ICCII) [10] sayılabilir.

Aktif süzgeçlerin etkin gerçekleştirilmesini etkileyen diğer önemli bir unsur da kullanılan pasif elemanlardır. Bu etki dikkate alınarak bakıldığında süzgeç devrelerinin aktif-RC, aktif-C, aktif-R, MOSFET-C gibi isimlerle de

sınıflandırıldıkları görülür. Günümüzde elektronik devre uygulamaları tamamen tümdevre ortamı içinde yapıldıkları için bu ortamın kısıtlarını aşacak, ancak avantajlarından yararlanacak tasarım yöntemleri ön plana çıkmaktadır. Tümdevre teknolojisindeki önemli kısıtlardan biri büyük değerli pasif elemanların kırmık üzerinde çok fazla yer işgal etmeleri yüzünden gerçekleştirilmelerinin mümkün olmamasıdır. Diğer önemli bir kısıtlama ise tümdevre pasif elemanlarının büyük mutlak toleranslara ($>20\%$) sahip olmalarıdır. Buna karşılık, pasif eleman oranlarının çok küçük bağıl toleranslara ($<2\%$) sahip olması uygulama açısından önemli bir avantaj oluşturmaktadır. Diğer taraftan standart proseslerle NPN transistörler ile NMOS ve PMOS transistörler çok iyi performanslarla gerçekleştirilebilirken, PNP transistörler ancak düşük performanslı olarak elde edilebilmektedir.

O halde tümdevre üzerindeki analog devre tasarımı ve aktif süzgeçlerin tasarımı da doğal olarak yukarıda sayılan avantajları ön plana alırken, yine yukarıda belirtilen kısıtları da aşacak bir tarzda gerçekleştirilmelidir. Bu amaçla yürütülen çalışmalara bakıldığında i) pasif eleman sayısını mümkün olduğu ölçüde azaltmak, daha küçük değerli pasif elemanlar kullanmak ii) yüksek mutlak toleransların etkisinden kurtulmak amacıyla eleman oranlarına dayalı sentezden yararlanmak ve daha önemlisi süzgeç parametrelerini elektronik olarak ayarlanabilir yapmak gibi temel iki yola başvurulduğu gözlemlenmektedir.

Pasif eleman sayısının düşürülmesi amacıyla aktif-C [11] ve aktif-R [12,13] süzgeçlerinde sırasıyla pasif dirençlerin ve pasif kondansatörlerin kullanılmadıkları ve bu sayede kırmık alanından tasarruf edildiği görülmektedir. Aktif-C olarak adlandırılan süzgeç sınıfına, OTA elemanlarının geçiş iletkenliklerinin kullanıldığı OTA-C [14], dirençler yerine MOS direnç değerlerinin kullanıldığı MOSFET-C süzgeçleri [15], veya devre parametreleri ayarlanabilen aktif elemanlarla gerçekleştirilmiş aktif-C [16] süzgeçleri dahil edilebilir. Bu tür süzgeçlerin önemli bir avantajı da süzgeç parametrelerinin bir DC akım veya gerilim yardımıyla ayarlanabilir olmasıdır. Bu sayede tümdevre ortamındaki yüksek toleransların oluşturduğu sorunlar aşılabilmektedir. Diğer taraftan kompanze edilmiş işlemsel kuvvetlendiricilerin baskın kutbuna dayalı bir sentez tekniği kullanılarak, kondansatörlere gerek kalmadan süzgeç devrelerinin gerçekleştirilebileceği gösterilmiş olup, bu tür devrelere aktif-R süzgeçleri denilmektedir [12,13]. Ancak bu tür devrelerde kompanzasyon kapasitesi kullanıldığından bunlar aktif-RC süzgeç

olarak değerlendirilmelidir. Aktif-R süzgeçlerin de süzgeç parametrelerinin pasif dirençlerin oranları ile oldukça doğru oluşturulması mümkün olmakla birlikte sürekli bir tanım bölgesinde ayarlanabilmeleri söz konusu değildir.

Aktif süzgeçlerin gerçekleştirilmesinde pasif elemanlardan tamamen kurtulmak amacıyla aktif elemanlardan ve bunların parazitikleri nedeniyle oluşan iç kutup ve/veya sıfırlarından yaralanmak söz konusu olmaktadır. Bu tür süzgeçlere “salt aktif süzgeçler” denilmektedir. İç parazitikler yüksek toleransları ve genelde sıcaklığa ve imalat toleranslarına daha çok bağımlı olmaları nedeniyle salt aktif süzgeçler mutlaka elektronik yoldan ayarlanabilir şekilde gerçekleştirilmelidirler.

Literatürde yayımlanmış integratör tabanlı aktif süzgeç devreleri temelde aktif-R süzgeçlerine dayanmaktadır. Aktif-R süzgeçlerinde, frekans kompanzasyonu uygulanmış baskın kutuplu işlemsel kuvvetlendiricinin transfer fonksiyonu (baskın kutup değerinin çok küçük olması sayesinde) yaklaşık ideal integral alma bloğu olarak kullanılmıştır. Devre ileri yolunda iki adet işlemsel kuvvetlendirici ve geri besleme yollarında ise rezistif gerilim bölücüler kullanılarak bilinen çift integratörlü aktif-süzgeç topolojileri kapasitif elemanlar kullanılmadan elde edilebilmektedir. Bu tür devrelere örnek olarak 1995 yılında Tsukutani ve diğerlerinin önerdiği aktif-R ikinci derece süzgeç yapısı verilebilir [13].

Bu devre ve benzerlerinde geri besleme yollarındaki dirençler yerine aktif gerilim bölücüler kullanılarak aktif-R yapıları salt aktif yapılar haline dönüştürülebilir. Literatürde bu iş için OTA elemanlarından yararlanıldığı görülmektedir. Tsukutani ve diğerleri aktif süzgeç yapılarıyla ilgili olarak OTA ve işlemsel kuvvetlendirici elemanlarından oluşan yeni devre yapıları önermişlerdir [17-20]. Burada devre parametreleri, geri besleme yollarında gerilim bölücü olarak kullanılan OTA elemanlarının geçiş iletkenliği değerleriyle ayarlanmaktadır. Benzer bir yaklaşımla, Tsukutani, Soderstrand’ın aktif-R süzgecini model alarak sadece işlemsel kuvvetlendirici ve OTA’lardan oluşan başka bir devre daha önermiştir [21]. Minaei ve Çiçekoglu tarafından benzer bir yaklaşımla yeni devre topolojilerinin önerildiği görülmektedir [22-26]. Bu devrelerde de süzgeç parametreleri hem geribesleme yol kazançlarına, hem de işlemsel kuvvetlendiricinin kazanç-bantgenişliği çarpımına bağlı olarak değişmektedir. Bu tür yapılarda işlemsel kuvvetlendiricinin

kullanımından kaynaklanan yükselme eğimi sınırlaması, yüksek frekanslardaki performans sınırlamaları gibi temel kısıtlamalar mevcuttur [27].

Şimdiye kadar anlatılan devre yapılarından da görüleceği üzere “salt aktif süzgeçler” başlığı altında önerilen çok fonksiyonlu süzgeçler, kompanze edilmiş işlemsel kuvvetlendirici ve OTA elemanları kullanılarak gerçekleştirilmiştir. Önerilen devre yapıları için formüle edilmiş olan transfer fonksiyonlarından da görüleceği üzere, ω_0 açısai frekansı hem geribesleme yol kazançlarına, hem de işlemsel kuvvetlendiricinin kazanç-bantgenişliği çarpımına (B) bağılı olarak değişmektedir. İşlemsel kuvvetlendiricinin kompanze edilmesi için kullanılan kapasite elemanı da kazanç-bantgenişliğini (B) değiştirmektedir [12-24].

Unutmamak gerekir ki işlemsel kuvvetlendiricinin kompanzasyonu için kullanılan kapasite pasif bir elemandır. Dolayısıyla, şimdiye kadar literatürde sunulan devrelerin “salt aktif” tanımına tam olarak uygun oldukları söylenemez.

Diğer taraftan aktif elemanların parazitiklerinin oluşturduğu kutup ve sıfırlara dayalı olmak kaydıyla, integral alma prensibine dayanmayan her türlü süzgeç gerçekleştirme yöntemi de “salt aktif süzgeçler” başlığı altında ele alınabilir. Bu tür devrelere örnek olarak temelde integratör kullanmamakla beraber aktif elemanların iç kutup ve/veya sıfırlarından yararlanarak gerçekleştirilecek salt aktif tümgeçiren yapılar, saf veya kayıplı endüktans benzetimi, frekansa bağımlı negatif direnç benzetimi v.b. salt aktif devreler verilebilir [28].

Geçtiğimiz son on yıl içinde salt aktif MOS transistor devrelerin tasarımı ve çalışması konusunda önemli çalışmalar yapılmıştır. Bu devreler resistif ya da reaktif (kapasite ya da endüktans) herhangi bir pasif eleman kullanmamakla beraber, elemanların kendi iç kapasitelerinden faydalanmaktadırlar [29-36]. Bu devreler tümdevre gerçeklemelerinde (IC) önemli avantajlar sağlamaktadırlar. Şöyle ki: i) harici kapasite elemanı kullanılmadığı için daha az kırımlık alanı kaplamaktadırlar, ii) en önemli parazitik kapasiteler dikkate alınarak tasarım yapıldığı için yüksek frekans performansları iyidir. iii) Bu tür devrelerin süzgeç parametreleri, tasarımda kullanılan transistorların geçiş iletkenliği ile elektronik olarak ayarlanabilmektedir.

Diğer taraftan tümgeçiren süzgeçler, faz kaydırma devrelerinde [37], yüksek Q değerli bant geçiren süzgeçlerde [38-39], ikinci derece osilatörlerde [40] ve

Butterworth, Chebyshev ve Elliptic yaklaşımlara dayalı tasarlanan süzgeç devrelerinde [41] son derece kullanışlı yapılar olarak bilinmektedirler. Literatürde çok sayıda aktif RC tümgeçiren süzgeç yapıları önerilmiş olmasına rağmen [42-54], salt MOS tümgeçiren devre gerçeklemesi az sayıda vardır [36].

1.1 Tezin Amacı

Aktif süzgeçlerin gerçekleştirilmesini etkileyen önemli unsurlardan bir tanesi kullanılan pasif elemanlardır. Tümüyle aktif süzgeç uygulamalarında pasif elemanlar büyük kırmık alanı kaplarlar. Bu probleme çözüm amacıyla önerilen aktif-C ve aktif-R süzgeçlerinde sırasıyla pasif dirençlerin ve kapasitelerin kullanılmadıkları görülmektedir. Daha sonra geliştirilen aktif-R yapılarında direnç yerine OTA'ların kullanımıyla bu devreler salt aktif devreler olarak literatüre sunulmuştur. Ancak salt aktif olarak adlandırılan bu devrelerde, gerçekte işlemsel kuvvetlendiricinin kompanzasyonu için pasif bir kapasite kullanılmaktadır. Dolayısıyla gerçekte salt aktif olmayan bu devreler de kırmık üzerinde büyük alan kaplayabilmektedirler.

Bu nedenle pasif elemanlara büyük ölçüde ihtiyaç duymayan dolayısıyla kırmık üzerinde alan tasarrufu sağlayan yeni yapılara hala ihtiyaç bulunmaktadır. Bu tez çalışmasında yer sorununa daha etkin çözümler bulmak amacıyla gerçek salt aktif yapıları üzerinde çalışılmıştır. Bu amaçla bu tezde:

- Doyma bölgesinde çalışan MOSFET'lerin geçit kapasitelerinden yararlanılmıştır. (Bu kapasiteler çalışma bölgeleri değişmemek kaydıyla bilinen en doğrusal davranışlı iç kapasitelerdir.)
- Bu kapasitelerden yararlanılması fikri yeni değildir. Bu tezde bu kapasiteler açısından getirilen yenilik, akım kontrol elemanı olarak aktif şekilde çalışan MOSFET'lerin geçit kapasitelerini süzgeç gerçeklemede kullanarak ek alan tasarrufu sağlamaktır.
- Aynı zamanda MOS transistorların doğrusal olmayan jonksiyon kapasiteleri (gövde kapasiteleri) ve doğrusal olmayan geçiş iletkenliklerinden kaynaklanan etkilerin azaltılmasına çalışılmıştır. Bu amaçla büyük geçit alanları olan MOS transistorlar kullanılarak uygun devre yapılarında lineer olmayan jonksiyon kapasitelerinin süzgeç davranışına etkileri azaltılmaktadır. Ayrıca elde edilen

devrelerin simetrik çıkışlı olması sayesinde lineer olmayan etkiler daha da iyileştirilmiştir.

- Süzgeç devrelerinin elektronik olarak ayarlanabilir olması amaçlanmaktadır.

Göreceli olarak büyük zaman sabitleri gerektiğinde aşırı büyük geometrili MOSFET'lerden kaçınmak amacıyla:

i) Negatif direnç devreleri, ii) Kapasite çarpıcıların salt aktif yapılara uyarlamasını yaparak “geniş bir frekans bölgesinde ” çalışabilen ve düşük alan kaplayan salt aktif süzgeçlerin gerçekleştirilmesi hedeflenmektedir.

Sonuç olarak yukarıda anlatılan adımlar dikkate alınarak, kırmık alanından önemli ölçüde tasarruf edilmesi amaçlanmaktadır.

Bu tür yapılar yükselme eğimi sınırlamasından bağımsızdır, böylece işlemsel kuvvetlendirici tabanlı aktif süzgeçlere göre daha iyi yüksek frekans performansı sunarlar. Bununla birlikte bu yapılarda kırmık üzerinde kaplı alan daha düşüktür, çünkü MOS transistör klasik metal plaka kapasite ile karşılaştırıldığında kırmık üzerinde daha yüksek kapasite yoğunluğu sağlamaktadır.

Bununla birlikte belirtmek gerekir ki, salt aktif süzgeç tasarımında izlenen bu yol uygulamada şu zorluklara neden olabilmektedir: i) Büyük zaman sabitlerinin gerçekleştirilememesi, bir başka deyişle devrelerin düşük frekanslı tasarıma uygun olmaması. ii) İç parazitiklerin toleranslarının yüksek olması ve genelde sıcaklığa ve imalat toleranslarına daha fazla bağımlı olmaları.

Bu tezde öncelikle bilinen integratör çevrimli yapılar ele alınmış ve bunların salt aktif süzgeç gerçeklemelerinde yukarıda sözü edilen mahzurları dikkate alınarak nasıl gerçekleştirileceği araştırılmıştır. Ayrıca bu doğrultuda yeni süzgeç devreleri önerilmiştir.

Bunun yanında integratör çevrimli yapıda olmayan ve MOS transistörlerin iç kapasitelerini kullanan yeni süzgeç devreleri de bu tezde önerilmiştir. Bu yaklaşımlarla elde edilen devreler yukarıda bahsedilen kriterlere uygundur.

Bu çalışmalar sırasında salt aktif süzgeçlerin ancak dar bir frekans bölgesinde ayarlanabildiği ve uygulamada bunun da önemli bir dezavantaj oluşturduğu görülmüştür. Bu dezavantajı ortadan kaldırmak için iki yöntem önerilmiş ve bu yöntemler kullanılarak iyileştirilen salt aktif devreler bu tezde sunulmuştur.

1.2 Tezde İzlenen Yol

Bu çalışmada öncelikli olarak, bilinen integratör çevrimli yapıdaki salt aktif süzgeçlerin ve temel süzgeç yapı taşı olan integratör devresinin salt aktif olarak nasıl gerçekleştirilebileceği araştırılmıştır. Bunun için salt aktif süzgeç tasarımında izlenecek adımlar anlatılmış olup, bunlara dayalı olarak yeni bir salt aktif integratör devresi önerilmektedir. Bu devre, kullanılan aktif elemanların parazitiklerinin oluşturduğu iç kutup ve sıfırlarını kullanarak elektronik olarak ayarlanabilen zaman sabiti sağlamaktadır.

Önerilen bu integratör bloğunun kullanışlılığını göstermek için, ileri yolda iki kayıplı integratör ve geri besleme yollarında akım kontrollü akım taşıyıcılar kullanılarak oluşturulan çok fonksiyonlu süzgeç devresine ait benzetim sonuçları CADENCE benzetim programıyla elde edilmektedir.

Daha sonra salt MOS süzgeç devreleri başlığı altında, elektronik olarak ayarlanabilir salt MOS tümgeçiren süzgeç devresini gerçekleştiren basit bir süzgeç topolojisi önerilmiştir. Birinci derece ve ikinci derece salt MOS tümgeçiren süzgeçleri elde etmek için kullanılan bu topoloji, tümdevre gerçeklemeleri için de uygundur. Süzgeç devrelerinin tasarımında en önemli parazitik kapasiteler dikkate alındığı için elde edilen devreler yüksek frekanslarda çalışabilme özelliğine sahiptir.

Bu devrelerin kullanılabilir ve uygulanabilir olduğunu göstermek için deneysel sonuçların yanında CADENCE Spectre benzetim sonuçları da elde edilmiştir. Literatürden de bilindiği üzere Butterworth ve Chebyshev gibi klasik yaklaşımlarla elde edilen genlik süzgeçlerinin büyük çoğunluğu sadece tümgeçiren süzgeçler kullanılarak gerçekleştirilebilir [41]. Yüksek dereceden süzgeç devreleri birinci ve ikinci derece süzgeç yapılarının ardışıl bağlanmasıyla gerçekleştirilebilmektedir. Bu çalışmada sunulan birinci ve ikinci derece süzgeçler bu yapıdaki süzgeçleri gerçekleştiren genel yapı bloklarını oluştururlar.

Bu kısımda ayrıca salt MOS ikinci dereceden süzgeç devresi önerilmektedir. Bu devre aynı anda bant geçiren ve alçak geçiren süzgeç karakteristiklerini gerçekleştirebilmektedir. Önerilen süzgeç devresi genel bir RLC devre modeline dayanmaktadır. Spectre benzetimi kullanılarak devrenin kullanışlılığı

doğrulanmaktadır. Ayrıca süzgeç devresi için idealsizlik etkileri incelenerek, önerilen devrenin düzgün çalıştığı benzetim sonuçlarıyla gösterilmektedir.

Son olarak da yukarıda anlatılan süzgeç devrelerinin düşük frekans sınırlamalarına nasıl bir çözüm getirilebileceği araştırılmıştır. Bunun için önerilen devre tasarım teknikleriyle, salt aktif integratör devresinin geniş bir frekans bölgesinde ayarlanabilir olması sağlanmıştır.

Aynı şekilde önerilen salt MOS süzgeç devreleri de doğası gereği alçak frekans sınırlamalarına sahiptir. Bu probleme çözüm üretmek için iki yöntem önerilmektedir. Birinci yöntemde çapraz bağlı MOS transistörler kullanılarak negatif dirençlerle transistörlerin g_m değerini küçültme yoluna gidilmiştir. İkinci yöntemde ise aktif kapasite çarpıcı devresi kullanılarak genel bir devre topolojisi önerilmiştir.

2. İNTEGRATÖR TABANLI AKTİF SÜZGEÇLER

2.1 Çift İntegratör Tabanlı Aktif Süzgeçler

Literatürde kullanılan ikinci derece aktif süzgeçleri temel olarak tek aktif elemanlı ve çok aktif elemanlı süzgeçler olarak iki ana sınıfta gruplandırmak mümkündür. Çok aktif elemanlı süzgeçler, tek aktif elemanlılara göre daha yüksek güç sarfıyatı göstermekle beraber, parametrelerin daha bağımsız bir şekilde ayarlanması, daha iyi duyarlılık özelliklerine sahip olmak gibi bazı avantajlara sahiptir. Literatürde çok aktif elemanlı ikinci derece süzgeçler sıklıkla Şekil 2.1’de gösterilen integratör tabanlı yapılara dayanarak gerçekleştirilmektedir.([55-56] ve bunların kaynakçalarına bkz.)

Şekil 2.1a’daki yapıda görüldüğü gibi, iki integratör bloğu iki geribesleme çevrimi içinde kullanılmakta ve bu sayede süzgeç kutupları gerçekleştirilmektedir. Aşağıda açıklanacağı gibi çift integratör çevrimli olarak adlandırılan bu yapıdan, literatürde Kerwin-Huelsman-Newcomb (KHN) süzgeci olarak adlandırılan devre elde edilmektedir [1-2]. Şekil 2.1b’de verilen yapı Şekil 2.1a’daki işaret akış grafinin dual grafidir ve bu yapı da literatürde farklı süzgeç devreleri elde etmek için kullanılmıştır [57].


Şekil 2.1a’daki yapıda iç geribesleme çevrimine basit bir indirgeme uygulanarak, tek çevrimli bir adet kayıplı, bir adet kayıpsız integratör içeren Şekil 2.1c’deki işaret akış grafi elde edilebilir. Bu işaret akış grafindan da literatürde Tow-Thomas süzgeci olarak adlandırılan süzgeç elde edilmektedir [55-56].

Şekil 2.1’de gösterilen işaret akış graflarının determinantları aşağıdaki gibi elde edilir:


$$D_{SF}(s) = \tau_1 \tau_2 \left(s^2 + \frac{k_{11}}{\tau_1} s + \frac{k_{12}}{\tau_1 \tau_2} \right) = \tau_1 \tau_2 \left(s^2 + \frac{\omega_0}{Q} s + \omega_0^2 \right) \quad (2.1)$$

Buradan, yapılara ilişkin kutup açısıl frekansı (ω_0) ve kutup değer faktörü de (Q) aşağıdaki gibidir:


$$\omega_0 = \sqrt{\frac{k_{12}}{\tau_1 \tau_2}}, \quad \frac{\omega_0}{Q} = \frac{k_{11}}{\tau_1}, \quad Q = \frac{1}{k_{11}} \sqrt{k_{12} \frac{\tau_1}{\tau_2}} \quad (2.2)$$



(a)



(b)



(c)

Şekil 2.1 : İkinci derece transfer fonksiyonuna ilişkin genel işaret akış grafı.

(a) yönetilebilir kanonik yapı. (b) gözlenebilir kanonik yapı. (c) kayıplı integratör tabanlı kanonik yapı.

Buradan da görüleceği üzere ω_0 ve Q birbirinden bağımsız olarak ayarlanabilir.

$$S_{\tau_1}^{\omega_0} = S_{\tau_2}^{\omega_0} = -S_{k_{12}}^{\omega_0} = -1/2, \quad S_{k_{11}}^{\omega_0} = 0 \quad (2.3)$$

$$S_{r_1}^{\omega_0/Q} = -S_{k_{11}}^{\omega_0/Q} = -1, \quad S_{r_2}^{\omega_0/Q} = S_{k_{12}}^{\omega_0/Q} = 0 \quad (2.4)$$

$$S_{r_1}^Q = -S_{r_2}^Q = S_{k_{12}}^Q = 1/2, \quad S_{k_{11}}^Q = -1 \quad (2.5)$$

Bu bağıntılardan da görüleceği üzere çift integratörlü topoloji çok düşük duyarlıklı süzgeç gerçekleştirilmesine uygundur.

2.1.1 Çift integratörlü aktif süzgeçlerin devre gerçekleştirilmesi

Yukarıda açıklandığı gibi Şekil 2.1'deki işaret akış graflarına uygun olarak literatürde önerilmiş süzgeç türleri şunlardır:

2.1.1.1 Aktif-RC süzgeçleri

Bu süzgeç devreleri aktif eleman olarak genelde işlemsel kuvvetlendirici içeren, aynı zamanda direnç ve kapasite elemanlarının da kullanıldığı devreler olup, aşağıda verilmektedir.

Kerwin-Huelsman-Newcomb (KHN) devresi

Üç adet işlemsel kuvvetlendirici ile gerçekleştirilmiş devre Kerwin, Huelsman, Newcomb tarafından önerilmiştir [55-56]. Bu devre durum uzay süzgeci olarak da bilinmektedir [55-56]. KHN süzgeç devresi, Şekil 2.1a'daki çift çevrimli işaret akış grafindan işlemsel kuvvetlendiricili Miller integratörü kullanılarak elde edilmektedir. Bu devrede toplama işlemi R_5 , R_6 , R_3 , R_4 ve bu dirençlere bağlı olan işlemsel kuvvetlendiriciden oluşan alt devre ile gerçekleştirilmektedir. KHN süzgeç devresinde aynı anda alçak geçiren, bant geçiren ve yüksek geçiren devre çıkışları elde edilebilmektedir.


Devredeki işlemsel kuvvetlendiricilerin ideal olduğu kabul edilirse, devrenin rutin analizi sonucu aşağıdaki fonksiyonlar elde edilmektedir:

$$\frac{V_{HP}}{V_i} = \frac{H_1 s^2}{D(s)} \quad \frac{V_{BP}}{V_i} = -\frac{H_1 s / (R_1 C_1)}{D(s)} \quad \frac{V_{LP}}{V_i} = \frac{H_1 / (R_1 R_2 C_1 C_2)}{D(s)} \quad (2.6)$$

$$H_1 = \frac{1 + R_6/R_5}{1 + R_3/R_4} \quad D(s) = s^2 + \frac{s[(1 + R_6/R_5)/(1 + R_3/R_4)]}{(R_1 C_1)} + \frac{R_6/R_5}{R_1 R_2 C_1 C_2} \quad (2.7)$$

Buna göre devrenin açısal frekansı (ω_0) ve değer katsayısı (Q) aşağıdaki gibidir:

$$\omega_0 = \left[\frac{R_6/R_5}{R_1 R_2 C_1 C_2} \right]^{1/2} \quad Q = \frac{1 + R_6/\{R_5(R_2 R_2 C_2)^{1/2}\}}{1 + R_4/\{R_3(R_6 R_1 C_1)^{1/2}\}} \quad (2.8)$$



Şekil 2.2 : KHN devresi.

Tow-Thomas devresi

Literatürde Tow-Thomas devresi olarak bilinen Şekil 2.3'deki devre, Şekil 2.1b'deki işaret akış grafinin işlemsel kuvvetlendirici-RC alt devreleri ile gerçeklemesiyle elde edilmektedir [55-56]. Bu devrede üç tane işlemsel kuvvetlendirici kullanılmış olup, çevresindeki pasif elemanlarla birlikte iki tanesi integral alıcı, biri de evirici görevini görmektedir. Tow-Thomas devresi aynı anda hem bant geçiren, hem de alçak geçiren süzgeç çıkışlarına sahiptir.

Bu yapının KHN devresine göre avantajı, giriş katında kullanılan R_1 , R_3 ve R_4 dirençlerinden oluşan ağırlıklı toplayıcı alt devresinin ağırlıklarının birbirinden bağımsız olarak ayarlanabilmesidir. Bu sayede süzgecin kazancı ve değer katsayısı birbirinden bağımsız olarak ayarlanabilmektedir.


Rutin analiz işlemleri sonucu elde edilen devre fonksiyonları şöyledir:

$$\frac{V_{BP}}{V_i} = -\frac{s/(R_3 C_1)}{D(s)} \quad \frac{V_{LP}}{V_i} = \frac{1/(R_2 R_3 C_1 C_2)}{D(s)} \quad (2.9)$$

$$D(s) = s^2 + s/(R_4 C_1) + 1/R_1 R_2 C_1 C_2 \quad (2.10)$$

olarak elde edilir. Buna göre devrenin açısal frekansı (ω_0) ve değer katsayısı (Q) aşağıdaki gibi elde edilir:

$$\omega_0 = \sqrt{\frac{1}{R_1 R_2 C_1 C_2}} \quad Q = R_4 \sqrt{\frac{C_1}{R_1 R_2 C_2}} \quad (2.11)$$



Şekil 2.3 : Tow-Thomas devresi.

Her ne kadar KHN ve Tow-Thomas süzgeç devreleri klasik Aktif-RC devre yapısında verilmiş olsa da, aynı yapıya dayanan farklı elemanlar içeren süzgeç yapıları da literatürde bulunmaktadır. Bunlar aşağıda kısaca verilmiştir.

2.1.1.2 Aktif-R süzgeçleri

Aktif-R süzgeçlerinde integratör olarak kompanzasyon amacıyla baskın kutup oluşturulmuş işlemsel kuvvetlendiriciler kullanılmaktadır. Bu elemanlar baskın kutbun çok düşük olması sayesinde yaklaşık kayıpsız bir integral alıcı şeklinde davranmaktadır. Bu tür bir devre Şekil 2.4’de gösterilmiştir [58]. Buradaki A_1 ve A_2 işlemsel kuvvetlendiricileri kayıpsız integratör gibi davranmakta olup, Şekil 2.1a’daki geribesleme çevrimleri g_1 ve g_2 dirençleriyle gerçekleştirilmektedir. Bu devre KHN devre yapısında olduğu için, Şekil 2.2’deki işlemsel kuvvetlendirici-RC devresinin tasarım eşitliklerine benzer yapıda olup, aynı duyarlılık özelliklerine sahiptir.

$A_i(s)$ işlemsel kuvvetlendiricinin açık çevrim transfer fonksiyonu, B_i kazanç-bantgenişliği çarpımı olmak üzere, işlemsel kuvvetlendirici baskın kutup frekansının çok küçük olduğu dikkate alınarak


$$A_i(s) = \frac{B_i}{s} \quad (i=1,2,3) \quad (2.12)$$

biçiminde ifade edilebilir.

Buna göre devreye ait yüksek geçiren transfer fonksiyonu ve devre parametreleri aşağıdaki gibi elde edilir:

$$\frac{V_{out}}{V_{in}} = H_1 \frac{s^2}{D(s)} \quad (2.13)$$


$$H_1 = \frac{g_h}{g_h + g_1 + g_2} \quad D(s) = s^2 + \frac{g_1 B_1 + g_2 B_2}{g_h + g_1 + g_2} s + \frac{g_2 B_1 B_2}{g_h + g_1 + g_2} \quad (2.14)$$



Şekil 2.4 : Soderstrand’ın aktif-R süzgeç yapısı [58].

Şekil 2.4'deki devrede uygun giriş ve çıkışlar kullanılarak alçak geçiren ve bant geçiren süzgeç fonksiyonları da elde edilebilir.

Bu tür devrelere bir başka örnek olarak da 1995 yılında Tsukutani'nin önerdiği (Şekil 2.5) aktif-R ikinci derece süzgeç yapısı verilebilir [13].



Şekil 2.5 : Aktif-R biquadratik süzgeç devresi [13].

Tasarlanan devre alçak geçiren, yüksek geçiren, bant geçiren, bant durduran ve tümgeçiren transfer fonksiyonlarını eş zamanlı olarak ve devre topolojisinde herhangi bir değişikliğe gidilmeden gerçeklemektedir. Bu devreye ait tümgeçiren transfer fonksiyonu aşağıdaki gibidir.

$$T_{AP} = \frac{I_{AP}}{I_{in}} = \frac{g_3 - g_4 A_1 + g_5 k_b A_1 A_3}{g_0 + g_1 + g_2 + g_3 + g_1 A_1 + g_2 A_2 + g_2 k_a A_1 A_2} \quad (2.15)$$


Buna göre devrenin açılmal frekansı ve değır katsayısı aşağıda verilmiştir:

$$\omega_0 = \sqrt{\frac{g_2 k_a B_1 B_2}{g_0 + g_1 + g_2 + g_3}} \quad Q = \frac{\sqrt{(g_0 + g_1 + g_2 + g_3) g_2 k_a B_1 B_2}}{g_1 B_1 + g_2 B_2} \quad (2.16)$$

$$k_a = \frac{g_{a1}}{g_{a1} + g_{a2}} \quad k_b = \frac{g_{b1}}{g_{b1} + g_{b2}} \quad (2.16a)$$

2.1.1.3 Aktif-C süzgeçleri

Aktif-C süzgeçleri genellikle ya OTA'ların geçiş iletkenlikleri kullanılarak OTA-C [14], dirençler yerine MOS rezistif devreler kullanılarak MOSFET-C süzgeçleri [15], veya devre parametreleri ayarlanabilen aktif elemanlarla gerçekleştirilmiş aktif-C [16] süzgeçleridir. Bu tür süzgeçlerin önemli bir avantajı da büyük bir kısmının süzgeç parametrelerinin DC akım veya gerilimler yardımıyla ayarlanabilir olmasıdır. Bu sayede tümdevre ortamındaki yüksek toleransların oluşturduğu sorunlar aşılabilmektedir.




Şekil 2.6 : Bir kayıplı ve bir kayıpsız integratörden oluşan süzgeç devresi [59].

Aktif-C süzgeçlerine örnek olarak Şekil 2.6’da gösterilen devre yapısı verilebilir [59]. Devre ileri yolda biri kayıplı diğeri kayıpsız olmak üzere çift integratörlü yapıdadır. Geri besleme çevrimi çift OTA’lı yapı kullanılarak gerçekleştirilmektedir. Bu devre Tow-Thomas süzgeç devresi gibi, alçak geçiren ve bant geçiren süzgeç çıkışlarına sahiptir.

Devrenin açısal frekansı ve değer katsayısı aşağıdaki gibidir:

$$\omega_0 = \sqrt{\frac{g_{m1}g_{m2}g_{m4}}{C_1C_2g_{m5}}} \quad Q = \frac{1}{g_{m3}} \left[\frac{g_{m1}g_{m2}g_{m4}C_2}{g_{m5}C_1} \right]^{\frac{1}{2}} \quad (2.17)$$

Aktif-C süzgeçlerine bir başka örnek olarak Şekil 2.7’deki yapı verilebilir [57].



Şekil 2.7 : Çift çevrimli OTA-C süzgeç devresi.

Devre iki kayıpsız integratör ve çift çevrimli yapıdan oluşmaktadır. KHN devre yapısında olan ve Şekil 2.1b’deki topolojiye dayanan bu devreye ait parametreler aşağıda verilmektedir:

$$\frac{V_{out}}{V_{in}} = H_1 \frac{\frac{g_5}{g_6} \frac{g_1g_2}{C_1C_2}}{s^2 + s \frac{g_3}{g_4} \frac{g_2}{C_2} + \frac{g_5}{g_6} \frac{g_1g_2}{C_1C_2}} \quad (2.18)$$


$$H_1 = \frac{g_6}{g_5} \quad \omega_0 = \sqrt{\frac{g_5g_1g_2}{g_6C_1C_2}} \quad Q = \frac{g_4}{g_3} \sqrt{\frac{g_5g_1C_2}{g_6g_2C_1}} \quad (2.19)$$

Bu devre uygun giriş ve çıkışlarla diğer süzgeç fonksiyonlarını da gerçeklemektedir.

2.1.1.4 Salt aktif süzgeçler

Yukarıda verilen devrelerde ve benzerlerinde geri besleme yollarındaki dirençler yerine elektronik olarak ayarlanabilen geçiş iletkenliği kuvvetlendiricileri kullanılarak aktif-R yapıları salt aktif yapılar haline dönüştürülmüştür. Literatürde geçiş iletkenliği kuvvetlendiricisi olarak OTA elemanı kullanılmaktadır. Bu tip süzgeçlere örnek olarak Tsukutani ve diğerlerinin önerdiği salt aktif süzgeç devreleri verilebilir [17-18].

Tsukutani, Soderstrand'ın aktif-R süzgecini (Şekil.2.4) model olarak sadece işlemsel kuvvetlendirici ve OTA' lardan oluşan salt aktif süzgeç devresi önermiştir [17]. Bu devre Şekil 2.8'de gösterilmiştir.



Şekil 2.8 : Salt aktif süzgeç devresi.

Devrenin transfer fonksiyonu aşağıdaki gibidir.

$$T(s) = \frac{g_{ma}(g_{mb0}s^2 - g_{mb1}B_1s + g_{mb2}B_1B_2)}{g_{mb}(g_{ma0}s^2 + g_{ma1}B_1s + g_{ma2}B_1B_2)} \quad (2.20)$$


$k_1 = \frac{g_{ma1}}{g_{ma0}}$ $k_2 = \frac{g_{ma2}}{g_{ma0}}$ olmak üzere devre parametreleri aşağıdaki gibi ifade edilebilir:

$$\omega_0 = \sqrt{B_1B_2k_2} \quad Q = \frac{1}{k_1} \sqrt{\frac{B_2k_2}{B_1}} \quad (2.21)$$


Bu devre Şekil 2.1a'daki çift çevrimli topolojiye dayanmaktadır. Transfer fonksiyonunun pay polinomu çıkışa bağlı OTA'lar kullanılarak ayarlanmaktadır.

2000 ve 2001 yıllarında Tsukutani ve diğ. aktif süzgeç yapılarıyla ilgili olarak OTA ve işlemsel kuvvetlendirici elemanlarından oluşan ve kayıpsız integratör tabanlı ikinci derece devre yapıları önermişlerdir [17-18]. Bu çift integratörlü her iki devrede de geri besleme yollarında gerilim bölücü olarak Şekil 2.9'daki çift OTA'lı yapı yerleştirildiğinde Şekil 2.10 ve 2.11'deki devreler elde edilmektedir. Bu devrenin

bölme oranı $\frac{V_{out}}{V_{in}} = \frac{g_{m1}}{g_{m2}}$ dır.



Şekil 2.9 : OTA'lı gerilim bölücü blok.



Şekil 2.10 : Salt aktif biquadratik devre [17].

Şekil 2.10'da gösterilen devre Şekil 2.b'deki topolojiye dayanmaktadır. Bu devrede uygun giriş ve çıkışlarda alçak geçiren, bant geçiren, yüksek geçiren, bant durduran (çentik) ve tümgeçiren transfer fonksiyonlarının hepsi sağlanabilmektedir. Devre parametreleri aşağıdaki gibidir:

$$\omega_0 = \sqrt{k_1 B_1 B_2} \quad Q = \frac{1}{k_1} \sqrt{\frac{B_1 k_2}{B_{21}}} \quad (2.22)$$

$$k_1 = \frac{g_{m1}}{g_{m2}} \quad k_2 = \frac{g_{m3}}{g_{m4}} \quad (2.23)$$

Yukarıdaki devrede geri besleme yollarındaki gerilim bölücü OTA'ların sayısının bir azaltılabileceği ve benzer süzgeç fonksiyonlarının bu durumda da elde edilebileceği gösterilmiştir. Geri besleme yollarında dört yerine üç OTA kullanan devre örneği Şekil 2.11'de verilmektedir.


Burada geçiş iletkenlikleri g_{m1} ve g_{m3} ile g_{m2} ve g_{m3} olan OTA'lar birer gerilim bölücü olarak çalışmakta olup, geçiş iletkenliği g_{m3} olan OTA'nın her iki bölücüde de ortak kullanılması sayesinde, devredeki aktif eleman sayısı bir azaltılmıştır.

Şekil 2.11'deki devrede uygun giriş ve çıkışlarda alçak geçiren, bant geçiren, yüksek geçiren, bant durduran (çentik) ve tümgeçiren transfer fonksiyonlarının hepsi sağlanabilmektedir.

Bu devreye ilişkin açısıl frekans, değer katsayısı ve geribesleme yol kazançları aşağıda gösterilmektedir:

$$\omega_0 = \sqrt{k_{12} B_1 B_2} \quad Q = \frac{1}{k_{11}} \sqrt{\frac{B_2 k_{12}}{B_1}} \quad (2.24)$$

$$k_{11} = \frac{g_{m1}}{g_{m3}} \quad k_{12} = \frac{g_{m2}}{g_{m3}} \quad (2.25)$$



Şekil 2.11 : Salt aktif ikinci derece devre [18].

Şimdiye kadar anlatılan devre yapılarından da görüleceği üzere, Şekil 2.1'deki işaret akış grafları kullanılarak farklı aktif elemanlar içeren, değişik kullanım alanlarına

sahip süzgeçler gerçekleştirilebilmektedir. Bu tezde de benzer yaklaşımla, salt aktif süzgeçlerin yüksek başarımlı gerçekleşmesine yönelik olarak elde edilen sonuçlar sonraki bölümlerde verilmiştir.

2.2 Süzgeç Devrelerinde Kullanılan Temel Yapı Taşları


Literatürde çok kuvvetlendiricili süzgeçler olarak sınıflandırılan yapılar genelde kayıplı ve kayıpsız integratör kullanılarak sentezlenmiştir [55]. Bu blokların devre gerçeklemelerinde ortaya çıkacak idealsizliklerin ayrıntılı incelemesi önem arz etmektedir. Yüksek başarımlı integratör/kayıplı integratör, yüksek başarımlı süzgeç devresinin gerçeklemesi için gereklidir. Bu doğrultuda aşağıda bu iki temel yapı ve idealsizlikleri incelenmiştir.

2.2.1 Kayıpsız (ideal) integratör

Süzgeç devrelerinin en temel yapı taşlarından biri olan kayıpsız integratör bloğunun transfer fonksiyonu aşağıdaki gibi olup, genlik karakteristiğinin frekansla değişimi Şekil 2.12’de verildiği gibidir.

$$A(s) = \frac{B}{s}, \quad |A(j\omega)| = \frac{B}{\omega} \quad (2.26)$$

Burada B, kazanç bantgeniřlięi olarak adlandırılır.




Şekil 2.12 : İdeal bir integratörün frekansa baęlı kazanç deęiřimi.

2.2.2 Kayıplı integratör

Bu yapının transfer fonksiyonu aşağıda gösterilmektedir. Genlik karakteristiğinin frekansla değişimi Şekil 2.13'de gösterilmektedir.

$$A(s) = A_0 \frac{\omega_1}{s + \omega_1}, \quad \omega \gg \omega_1 \text{ için } |A(j\omega)| \approx \frac{A_0 \omega_1}{\omega} \cong \frac{B}{\omega} \quad (2.27)$$



Şekil 2.13 : İdeal olmayan bir integratörün frekansa bağlı kazanç değişimi.


Bu yapılarla ilgili temel idealsizlikleri Şekil.2.14'de gösterilen örnek devre üzerinden

incelemek mümkündür. İlk bakışta devrenin transfer fonksiyonu $\frac{V_o}{V_i}(s) = \frac{g_m/C}{s}$ gibi

görünse de, geçiş iletkenliği kuvvetlendiricisinin çıkış direnci ($r_o = \frac{1}{g_o}$) ve çıkış

kapasitesinin (C_0) etkisi ile çıkıştaki toplam admitans $g_o + s(C + C_0)$ olmakta ve devrenin transfer fonksiyonu aşağıda gösterildiği gibi elde edilmektedir:

$$\frac{V_o}{V_i}(s) = \frac{g_m}{s(C + C_0) + g_o} = \frac{g_m}{g_o} \cdot \frac{g_o/C'}{s + g_o/C'}, \quad C' = (C + C_0) \quad (2.28)$$



Şekil 2.14 : Geçiş iletkenliği bloğu kullanılarak gerçekleştirilen salt aktif integratör.

(2.28) bağıntısından da görüleceği üzere, çıkış direnci pratikte sonsuz olamayacağı için, devrenin kayıpsız integratör olarak davranması mümkün değildir. Eğer çıkışta pasif C kapasitesi yoksa ve çıkış kapasitif olarak yüklenmiyorsa, (2.28) ile gösterilen transfer fonksiyonu aşağıda gibi olur:

$$\frac{V_o}{V_i}(s) = \frac{g_m}{g_o} \cdot \frac{g_o/C_o}{s + g_o/C_o}, \quad \omega_1 = \frac{1}{r_o C_o} \quad (2.29)$$

Bu durumda elde edilen devre salt aktif integratör devresi olur. (2.29)'dan da görüleceği üzere ω_1 değeri azaldıkça yapı yaklaşık olarak “ideal integratör” gibi davranacaktır. Bunun için çıkış direnci artırılırsa yani $r_o' > r_o$ olursa yeni durumda integratör devresinin alçak frekans kutbu ve alçak frekans kazancı (DC kazanç) aşağıdaki gibi olur:

$$\omega_1' = \frac{g_o'}{C_o}, \quad K_{vo}' = \frac{g_m}{g_o'} \quad (2.30)$$

Yeni durumda devrenin kazanç bantgenişliği $B = K_{vo}' \cdot \omega_1' = \frac{g_m}{C_o}$ olmakta ve değeri değişmemektedir. Buna göre çıkış direncinin artırılması durumunda B değeri sabit kalmakta ve alçak frekans kutbunun değeri düşmektedir.

Öte yandan, parazitik kapasite C_o 'ın değeri artırıldığı durumda benzer inceleme yapılırsa, kazanç bantgenişliği B 'nin değiştiği görülmektedir. Bu tartışmadan aşağıdaki iki sonuca ulaşmak mümkündür:

1. r_o çıkış direncinin değişmesi B 'yi değiştirmez. r_o arttıkça kayıp azalır ve bununla birlikte alçak frekans kazancı da artar. Bu durumda integral devresi yaklaşık olarak ideal hale gelir.
2. C_o kapasitesi ω_1 'i etkileyerek B değerinin değişmesine neden olur. Böylece C_o 'ın değiştirilmesi ile B 'nin değeri de ayarlanmış olur.


2.3 Salt Aktif İntegratör Gerçeklemede Kullanılan Temel Bloklar

Devrelerdeki yüksek empedanslı düğümlerin kapasiteleri kullanılarak gerçek salt aktif süzgeçlerin tasarlanması amaçlanmıştır. Bunun için yeterli bir bantgenişliğinde

integratör davranışının oluşması için baskın kutbun nasıl elde edilebileceği ifade edilmiştir.

Farklı modlarda olmak üzere, integratör davranışını belirleyen parazitik kapasite ve direnç elemanlarının istenilen şekilde elde edilmesi sağlanarak, tasarım kriterleri ayrıntılı bir şekilde incelenmiştir.

2.3.1 Gerilim modlu salt aktif integratör



Şekil 2.15 : Gerilim modlu salt aktif integratör.

γ , gerilim izleyicinin transfer fonksiyonu olup, aşağıdaki tek kutuplu fonksiyon ile modellenebilir:

$$\gamma(s) = \gamma_0 \frac{\omega_{z2}}{s + \omega_{z2}} \quad (2.31)$$

Burada γ_0 gerilim izleyicinin çok düşük frekanslardaki kazancı olup, ideal değeri 1'dir.

Öte yandan devredeki geçiş iletkenliği kuvvetlendiricisi de aşağıdaki fonksiyon ile modellenebilir:

$$g_m(s) = g_{m0} \frac{\omega_{z1}}{s + \omega_{z1}} \quad (2.32)$$

Burada g_{m0} , g_m 'in alçak ve orta frekanslardaki değeridir.

Bütün bunlar düşünüldüğünde $\gamma_0 = 1$ için devrenin transfer fonksiyonu aşağıdaki gibi gösterilebilir:


$$\frac{V_0}{V_i}(s) = \pm \frac{g_{mo}}{g_z} \frac{1}{sC_z r_z + 1} = \pm \frac{\overbrace{g_{mo}}^{K_{vo}}}{g_z} \frac{\frac{1}{C_z r_z}}{s + \frac{1}{C_z r_z}} \Rightarrow \frac{V_0}{V_i}(s) = \pm K_{vo} \frac{\omega_z}{s + \omega_z} \quad (2.33)$$

(2.33) bağıntısından kayıplı integratör özelliği görülmektedir. (2.33) bağıntısındaki modelin kullanılabilmesi için transkonduktans devresi baskın kutbu (ω_{z1}) ve gerilim izleyici baskın kutbunun (ω_{z2}) ω_z 'ye göre çok büyük olması gerekir.

Geniş bantlı kayıplı bir integratör davranışı elde etmek için aşağıdaki tasarım kriterlerine dikkat edilmelidir:

- i) Geniş bantlı bir gerilim izleyici kullanılarak ω_{z2} 'nin çok büyük olması sağlanmalıdır.
- ii) Gerilim izleyicinin giriş katında büyük transistörler kullanılarak büyük C_z değerlerinin elde edilmesi ve bu sayede ω_z 'nin ω_{z2} 'ye göre çok küçük olması sağlanmalıdır.
- iii) Öte yandan ω_{z1} 'in de ω_z 'ye göre büyük olması gerekmektedir. Bu da transkonduktans devresinde yüksek frekanslı çalışabilen blokların kullanılmasıyla mümkündür.

2.3.2 Akım-gerilim modlu salt aktif integratör



Şekil 2.16 : Akım giriş gerilim çıkış salt aktif integratör.

α , akım izleyicinin transfer fonksiyonu olup, aşağıdaki tek kutuplu fonksiyon ile modellenebilir:

$$\alpha(s) = \alpha_0 \frac{\omega_{z1}}{s + \omega_{z1}} \quad (2.34)$$

Burada α_0 akım izleyicinin çok düşük frekanslardaki kazancı olup, ideal değeri 1'dir.

$$\frac{V_0}{I_i} = \pm \alpha(s) \gamma(s) \frac{1}{g_z + sC_z} \quad (2.35)$$

$\alpha_0 = 1$ $\gamma_0 = 1$ için transfer fonksiyonu aşağıdaki gibidir:

$$\frac{V_0}{I_i}(s) = \pm r_z \frac{\omega_z}{s + \omega_z} \quad (2.36)$$

(2.36) bağıntısından görülen kayıplı integratör özelliğinin yeterli bir frekans-bantgenişliğinde söz konusu olması için transkondüktans devresi baskın kutbu (ω_{z1}) ve akım izleyici baskın kutbunun (ω_{z2}) ω_z 'ye göre çok büyük olması gerekir. Buna göre aşağıdaki tasarım kriterlerine dikkat edilmelidir:

- i) Gerilim izleyicinin giriş katında büyük transistörler kullanılarak büyük C_z değerlerinin elde edilmesi ve bu sayede ω_z 'nin ω_{z2} 'ye göre çok küçük olması sağlanmalıdır.
- ii) Akım izleyici, çıkış direnci büyük olacak şekilde tasarlanır.
- iii) Akım izleyicinin gerçekleştirilmesi, yüksek frekanslı çalışmaya uygun, geniş bantlı blokların kullanılmasıyla mümkün olur.

2.3.3 Gerilim- akım modlu salt aktif integratör


Şekil 2.17'de gösterilen transkondüktans devrelerine ait tek kutuplu model (2.37) ile gösterilmektedir.

$$g_{mj}(s) = g_{mj} \frac{\omega_{zj}}{s + \omega_{zj}} \quad j=1,2 \quad (2.37)$$

Buna göre Şekil 2.17'de verilen devreye ait transfer fonksiyonu aşağıdaki gibidir:

$$\frac{I_0}{V_i} = \frac{g_{m01} \cdot g_{m02}}{r_z} \frac{\omega_z}{s + \omega_z} \quad (2.38)$$

Transkondüktans devrelerinin baskın kutuplarının ω_z 'ye göre çok büyük olduğu durumda, elde edilen transfer fonksiyonunun kayıplı bir integratör özelliği gösterdiği görülmektedir.




Şekil 2.17 : Gerilim giriş akım çıkış salt aktif integratör.

Yukarıdaki diğer integratör devrelerinde olduğu gibi, bu özelliğin yeterli bir frekans-bantgenişliği için söz konusu olması için:

- i) Birinci transkondüktans devresinin çıkış direnci ve ikinci transkondüktans devresinin de giriş kapasitesi büyük olacak şekilde tasarım yapılır.
- ii) Her iki transkondüktans devresi de yüksek frekanslı çalışmaya uygun, geniş bantlı olacak şekilde tasarlanır.

2.3.4 Akım modlu salt aktif integratör



Şekil 2.18 : Akım modlu salt aktif integratör.

(2.32) ve (2.34) bağıntılarında gösterildiği gibi, akım izleyicinin ve geçiş iletkenliği devresinin tek kutuplu devre modeli dikkate alınarak Şekil 2.18'deki devreye ait transfer fonksiyonu aşağıdaki gibi yazılabilir:

$$\frac{I_o}{I_i}(s) = \pm \alpha(s) g_m(s) r_z \frac{\omega_z}{s + \omega_z} \quad (2.39)$$

Akım izleyicinin ve geçiş iletkenliği kuvvetlendiricisinin baskın kutuplarının ω_z 'ye göre çok büyük olduğu durumda ve $\alpha_0 = 1$ için transfer fonksiyonu aşağıdaki gibidir:

$$\frac{I_0}{I_i}(s) = \pm g_{mo} r_z \frac{\omega_z}{s + \omega_z} \quad (2.40)$$

Yukarıdaki diğer integratör devreleri gibi bu devre de kayıplı bir integratör davranışı göstermektedir. Bunun için diğer integratör yapılarında olduğu gibi burada da aşağıdaki kriterlere dikkat edilmelidir:

- i) Geçiş iletkenliği kuvvetlendiricisi ve gerilim izleyici geniş bantlı tasarlanmalıdır.
- ii) r_z direnci ve C_z kapasitesi olabildiğince büyük tutulmalıdır.

Akım izleyici ve geçişiletkenliği kuvvetlendiricisinin bu kriterler dikkate alınarak tasarlanması büyük önem arz etmektedir.

2.4 Salt Aktif İntegratör Tasarım Kriterleri

Temel tasarım bloğu olarak birçok süzgeç devresinde yaygın bir şekilde kullanılan bir blok olan kayıpsız integratör katına ilişkin tipik bir devre Şekil 2.19a'da gösterilmektedir. Devrede aktif eleman olarak bir geçiş iletkenliği elemanı kullanılmış, integrasyon işleminin gerçekleşmesi için kullanılması gerekli olan integrasyon kapasitesi C_{int} ile, devrenin çıkış düğümünde görülen ve kapasitif yüklemeyi ve aktif elemanın çıkış parazitik kapasitesini modelleyen kapasite c'_p ile gösterilmiştir.


Şekil 2.19a'da c'_p kapasitesi ile C_{int} kapasitesi devreye paralel olarak geldiği için, C_{int} kapasitesinin devreden çıkarılmasından sonra da devre integral alıcı gibi davranmakta, ve bu şekilde gerçek bir salt aktif integratör elde edilmektedir. Bu şekilde elde edilen yapının zaman sabiti c'_p/g_m olmaktadır. Ancak c'_p kapasitesi, parazitik bir kapasite olduğundan değeri çok küçük olmakta, dolayısıyla devrenin zaman sabitinin alabileceği değerler çok küçük olmaktadır. Bu yüzden bu yaklaşımla elde edilen bir integratör ancak çok yüksek frekanslı devrelerin tasarımında kullanılabilmekte, düşük frekanslarda veya geniş bantlı gerçeklemelerde kullanılmasında bir takım zorluklar ortaya çıkmaktadır. Ayrıca c'_p kapasitesi, geçiş iletkenliği kuvvetlendiricisinin çıkış katındaki transistorların lineer olmayan jonksiyon kapasitelerini de içermektedir. Bu durum devrenin lineer davranışını olumsuz yönde etkilemektedir. Bu devrede kullanılan gerilim izleyici $c_p \gg c'_p$ olacak

şekilde tasarlanacaktır. Bu şekilde elde edilen gerçek salt aktif integratör devresinde $\omega_{int} \approx g_m/c_p$ bağıntısıyla verilebilir. Ancak burada dikkat edilmesi gereken önemli bir husus; integrasyon frekansının değeri, devrede kullanılan aktif elemanın ve çıkışta yer alan gerilim izleyicinin istenmeyen yüksek frekans kutuplarının değerlerine göre çok düşük tutulmalıdır. Bu koşul sağlanmadığı takdirde devrenin yüksek frekans davranışı kötüleşebilmektedir. Ancak bu koşul, parazitik bir kapasite olan c_p 'nin düşük değeri yüzünden kolaylıkla sağlanamamaktadır.


Diğer taraftan, integratörün alçak frekans davranışı geçiş iletkenliği kuvvetlendiricisinin sonlu çıkış empedansından kaynaklanan düşük frekans kutbu yüzünden bozulmaktadır. Alçak frekans çalışma bölgesinde devre, aşağıdaki transfer fonksiyonundan da görüleceği üzere kayıplı bir integratör gibi çalışmaktadır:

$$\frac{V_o}{V_{in}}(s) = \frac{g_m}{c_p(s + \omega_0)} = \frac{g_m}{(sc_p + g_0)} \quad (2.41)$$

Burada, g_0 , geçiş iletkenliği elemanının ideal olmayan çıkış iletkenliği olmak üzere, devrenin istenmeyen alçak frekans kutbu $\omega_0 = g_0/c_p$ olarak ifade edilebilmektedir.



(a)



(b)

Şekil 2.19 : (a) Tipik bir kayıpsız integratör bloğu. (b) Önerilen salt aktif integratör devresi.

İntegratörün düzgün çalışması için, integrasyon frekansı ile istenmeyen alçak frekans kutbu arasında $\omega_{int} \gg \omega_0$ koşulunun sağlanması gerektiği açıktır.

İntegratör devresinin düzgün bir şekilde çalışması için, istenmeyen yüksek frekans kutupları ve alçak frekans kutupları devrenin integrasyon frekansından yeterince uzak olmalıdırlar. Salt aktif süzgeçlerin, tasarımda zorluk çıkaran iki önemli özelliği vardır: 1) Tipik zaman sabitinin küçük olması 2) Lineer olmayan elemanlar içermesi.

Öncelikli olarak integrasyon zaman sabitinin büyütülmesi için önerilen devre tasarım teknikleri aşağıda izah edilmektedir:

- i) Birim kazançlı gerilim izleyici yerine, ölçekleme oranı birden küçük olacak şekilde gerilim bölücü eleman kullanılmıştır. Bu durumda integratörün transfer fonksiyonu aşağıdaki gibi verilebilir:

$$\frac{V_o}{V_{in}}(s) = \frac{K_v g_m}{(s c_p + g_o)} \quad (2.42)$$


$K_v < 1$ değeri birden küçük ve negatif olmayan gerilim bölücünün bölme oranı olarak tanımlanabilir. Bu parametre uygun bir tasarımla elektronik olarak ayarlanabilmektedir. Bu durumda $K_v g_m / c_p$ şeklinde ifade edilen integrasyon frekansının değeri küçültülmüş olur. Burada dikkat edilmesi gereken husus, integrasyon frekans değerinin düşüp, istenmeyen alçak frekans kutbunun aynı kalmasından dolayı devrenin çalışma frekans aralığının daralmış olduğudur.

- ii) Eğer uygun şekilde tasarlanmış kapasite çarpım tekniği integratöre yerleştirilirse, c_p 'nin değeri artırılmış olur. Bu durumda integratörün transfer fonksiyonu aşağıdaki gibi elde edilebilir:


$$\frac{V_o}{V_{in}}(s) = \frac{g_m}{(s c_p K_c + g_o)} \quad (2.43)$$

Burada K_c kapasite çarpım parametresi olup, değeri birden büyük tutulmalıdır. İkinci kuşak akım taşıyıcı (CCII) kullanılarak elde edilen kapasite çarpıcının kavramsal devresi Şekil 2.20'de gösterilmektedir.

Bu teknikle integrasyon frekansı ile istenmeyen alçak frekans kutbu aynı oranda azalmakta ve devrenin çalışma frekans aralığı bir önceki teknikle elde edilen devreninkine göre daha geniş olmaktadır.



(a)




(b)

Şekil 2.20 : Kapasite çarpıcının kavramsal devresi [60].

iii) Bu teknikle negatif direnç kullanarak, zaman sabitinin değerinin büyütülmesi amaçlanmaktadır. Bunun için Şekil 2.21'deki gibi giriş uçları evrilmiş bir geçiş iletkenliği kuvvetlendiricisi, temel yapıdaki kuvvetlendiriciye paralel olarak bağlanmaktadır. Geçiş iletkenliği kuvvetlendiricilerin parametreleri g_{m1} ve g_{m2} olmak üzere integratörün transfer fonksiyonu aşağıdaki gibi elde edilir:

$$\frac{V_0}{V_{in}}(s) = \frac{g_{m1}(1 - K_M)}{(sc_p + g_0)}, \quad K_M = \frac{g_{m2}}{g_{m1}} \quad (2.44)$$




Şekil 2.21 : Negatif direnç tekniğinin geçiş iletkenliği kuvvetlendiricisi ile gerçekleştirilmesi.


K_M , değeri birden küçük ve negatif olmayan parametre olmalıdır. Bu durumda ilk baştaki devrede c_p/g_{m1} olan zaman sabiti, $c_p/g_{m1}(1-K_M)$ olmuş, yani değeri $1/(1-K_M)$ kadar büyümüştür. Dikkat edilirse bu yaklaşımla, integrasyon frekans değeri düşük frekanslara doğru kaymış ancak alçak frekans kutbu (g_0c_p değişmediği için) aynı kalmıştır. Bu durumda devrenin düşük frekansa doğru çalışma aralığı daralmıştır.

iv) Bu teknikle gerilim izleyici bloğun yerine yüksek kazançlı bir kuvvetlendirici kullanılmaktadır. Şekil 2.22a'da kavramsal yapısı gösterilen bu devre Miller prensibine göre incelenirse, devredeki kuvvetlendiricinin kazancı $-K$, ($K \gg 1$) olmak üzere, kuvvetlendiricinin giriş ve çıkış ucu arasına bağlanan kapasitenin, değeri $(1+K)$ ile çarpılarak kuvvetlendiricinin girişine, yani geçiş iletkenliği kuvvetlendiricisinin çıkışına geldiği kolaylıkla gösterilebilir. Devrenin aşağıda verilen transfer fonksiyonundan da görülebileceği gibi, bu durumda standart bir integratörün zaman sabitinin değeri $(1+K)$ faktörü ile orantılı olarak büyümüştür.

$$\frac{V_0}{V_{in}}(s) = \frac{g_{m1}}{sc_p(1+K)} \quad (2.45)$$



(a)



(b)


Şekil 2.22 : Miller tekniğinin temel integratör devresine uygulanması.

Şekil 2.22a'da kavramsal devreyi transistor tabanlı bir yapı ile kolaylıkla gerçeklemek mümkündür. Geçiş iletkenliği kuvvetlendirici ortak kaynaklı, yüksek kazançlı kuvvetlendirici ise iki katlı bir kuvvetlendirici yapı temel alınarak gerçekleştirilirse, Şekil 2.22b'deki devre elde edilebilir.

Burada g_0 , M_{k2} transistorunun kaynak ucundan görülen çıkış direnci olmak üzere, devrenin transfer fonksiyonu,

$$\frac{V_0}{V_{in}}(s) = \frac{-g_m(sc_p + g_0)}{sc_p(1 + K)g_0} \quad (2.46)$$

şeklinde verilebilir. Bu ifadeden de görüldüğü gibi, g_0 sonsuza götürüldüğünde integratörün transfer fonksiyonu (2.45) bağıntısında verilen ifadeye denk olmaktadır.



Şekil 2.23 : Önerilen simetrik çıkışlı salt aktif integratör blok.

Yukarıda da bahsedildiği üzere, salt aktif süzgeçlerin lineer olmayan elemanlar içermesinden dolayı, devre tasarımında aşağıdaki adımlara dikkat edilmiştir:

- i) Salt aktif süzgeçlerde lineer olmayan davranışların sebeplerinden biri; integrasyon zaman sabitini belirleyen c_p parazitik kapasitesinin lineer olmayan jonksiyon kapasiteleri içermesidir. Devre tasarımında gerilim izleyicinin girişinden görülen parazitik kapasitenin mümkün olduğunca büyük olmasına dikkat edilmelidir. Tipik CMOS gerçeklemede gerilim izleyicinin giriş kapasitesi büyük ölçüde MOS transistorların geçit-kaynak kapasitesinden oluşmaktadır. Transistorlar doymada kaldığı sürece bu kapasitenin lineer olduğu düşünülebilir. Gerilim izleyicinin giriş ucundan görülen kapasite, bağlı olduğu düğümdeki diğer

kapasitelere göre baskın olmalıdır. Bunun için de gerilim izleyicinin giriş katındaki MOS transistorların boyutları büyük seçilmelidir.

- ii) Lineer olmayan davranışların bir diğer sebebi de, lineer olmayan r_x direncidir. r_x direnci MOS transistorun kaynak iç direnci olup, MOS transistorun doymalı bölgede çalışması halinde, karesel bir nonlineerliğe sahiptir. Bu yüzden devrede ikinci derece harmonikler oluşturmaktadır. Dolayısıyla buradaki gerilim akım dönüşümünde çift dereceli harmonikler baskındır. Simetrik çıkışlı yapı kullanıldığında ikinci derece harmonikler birbirini götürdüğünden, süzgeç devresinin lineer davranışı önemli ölçüde iyileşmektedir.

2.5 Düşük İntegrasyon Frekanslı Salt Aktif İntegratörlerin Tasarımı

2.5.1 Yöntem-1: İntegrasyon frekansının ardışıl bir zayıflatıcı kat ile düşürülmesi

Bu yöntem, integratör devresine ardışıl olarak elektronik ayarlı bir zayıflatıcı bağlanmasıyla, düşük integrasyon frekanslı bir salt aktif integratör elde edilmesine dayanmaktadır.


Bu devrede gerilim-akım dönüştürücü olarak, x ucu direnci elektronik olarak ayarlanabilen bir CCCII elemanı kullanılmış [61] ve bu sayede geçiş iletkenliği elektronik ayarlı bir dönüştürücü elde edilmiştir. Bununla birlikte literatürdeki farklı elemanlarla da (OTA, OTRA vb.) bu yapılar kolaylıkla gerçekleştirilebilmektedir.

Önerilen devrede, bir akım kontrollü akım taşıyıcı (CCCII) ve bölme oranı (K_v) pozitif ve birden küçük olacak şekilde gerilim bölücü bulunmaktadır. Devrenin rutin analizi sonucu elde edilen transfer fonksiyonu şöyledir:


$$V_o(s)/V_i(s) = K_v / s c_p r_x \quad (2.47)$$

c_p kapasitesi CCCII elemanının z ucundan görülen parazitik kapasitesi, K_v gerilim bölücünün elektronik olarak ayarlanabilen bölme oranı ve r_x direnci CCCII elemanının I_0 kutuplama akımıyla elektronik olarak ayarlanabilen parazitik direncidir. CMOS CCCII elemanı için r_x direncinin değeri şöyle verilir:

$$r_x = \left(K \mu_n C_{ox} \frac{W}{L} I_0 \right)^{-1/2} \quad (2.48)$$




(a)



Gerilim bölücü devre içi

(b)



(c)

Şekil 2.24 : (a) Gerilim-akım dönüşümünün CCCII ile gerçekleştirilmesi. (b) Gerilim izleyici yerine kullanılan gerilim bölücü devre. (c) Önerilen temel integratör blok.

Sırasıyla μ_n , C_{ox} , W/L ve I_0 NMOS'un sırasıyla elektron mobilitesi, geçit oksit kapasitesini, CCCII da kullanılmış transistorların boyutlarını ve kutuplama akımını göstermektedir. K ise devre topolojisine bağlı sabit bir büyüklüktür.

Bir önceki bölümde de bahsedildiği gibi integratör zaman sabitini devredeki diğer parazitik kapasitelerle ilgili zaman sabitlerinden büyük tutmak, gerçek salt aktif integratör tasarımında kritik bir noktadır. Önerilen integratör devresinin zaman sabiti birden fazla elektronik olarak ayarlanabilir devre parametresine (K_v , r_x) bağlıdır. Bu şekilde tasarımı gerçekleştirilen devrenin integratör zaman sabiti geniş bir aralıkta ayarlanabilir ve devrenin diğer parazitik zaman sabitlerinden çok daha büyük bir değere getirilebilir.


Şekil 2.24c'de verilen integratör devresindeki CCCII elemanının ve gerilim bölücü devrenin CMOS gerçekleştirilmesi Şekil 2.25a ve 2.25b'de verilmektedir.

Şekil 2.25b’de verilen gerilim bölücü devre bölme faktörü daima birden küçük ve pozitif olacak şekilde tasarlanmıştır. Bu değer kontrol girişlerinin değerinin değiştirilmesiyle elde edilmektedir.


Şekil 2.25b’deki devrede tüm kontrol girişleri (a_i) 1 olacak şekilde ayarlanmıştır. Devrenin rutin analizleri sonucunda gerilim bölme oranı (K_v) aşağıda gösterildiği gibidir:

$$K_v = \sum_{i=0}^{n-1} a_i 2^{-(n-i)} \quad (2.49)$$

Burada n , gerilim bölücünün kontrol giriş sayısını göstermektedir. Tipik bir süzgeç devresinde integratörün düzgün bir şekilde çalışması için, K_v/r_x parametresinin geniş bir aralıkta ayarlanabilir olması gerekmektedir.



(a)



Gerilim izleyici

Elektronik olarak ayarlanabilir gerilim bölücü

(b)

Şekil 2.25 : (a) CCCII’nın CMOS gerçeğemesi. (b) Gerilim bölücü devrenin CMOS gerçeğemesi.

Bununla birlikte, önerilen gerçek salt aktif integratörün düzgün bir şekilde çalışması için tasarımı şunlara dikkat edilmiştir: i) CCCII iyi bir yüksek frekans performansı sağlayacak şekilde tasarlanmıştır. Bunun için CCCII devresindeki MOS transistörlerin boyutları mümkün olduğunca küçük seçilmiştir. ii) Gerilim izleyicinin girişinden görülen parazitik kapasite mümkün olduğunca büyük olacak şekilde tasarlanmıştır. Bunun için gerilim izleyicinin giriş katındaki MOS transistörün boyutları büyük seçilmiştir. Ayrıca şunu da belirtmek gerekir ki, bu topolojide giriş kapasitesi büyük ölçüde MOS transistörlerin geçit-kaynak kapasitesinden oluşmaktadır. Dolayısıyla transistörler doymada kaldığı sürece bu kapasitenin lineer olduğu düşünülebilir.

2.5.2 Devrenin idealsizlik etkilerinin incelenmesi ve benzetim sonuçları

Şekil 2.24’de gösterilen CCCII ve gerilim bölücünün frekansa bağlı idealsizlikleri dikkate alındığında, önerilen integratör devresine ait gerilim transfer fonksiyonu aşağıdaki gibi elde edilir:

$$\frac{V_o(s)}{V_i(s)} = \alpha(s)\beta(s)\gamma(s) \frac{r_z}{r_x} \frac{K_v}{1 + s c_p r_z} \quad (2.50)$$

Burada r_z CCCII elemanının z ucu parazitik direnci, r_x ve K_v (2.42) ve (2.43) bağıntılarında tanımlanan elektronik olarak ayarlanabilir parametreler, $\alpha(s)$ ve $\beta(s)$ CCCII’nin frekansa bağlı akım ve gerilim kazançları, $\gamma(s)$ ise birim kazançlı gerilim izleyicinin frekansa bağlı gerilim kazancını göstermektedir.

Çizelge 2.1 : MOS devrelerin transistör boyutları.


MOS transistör	CCCII	Gerilim Bölücü
M1	42µm/0.4 µm	
M2	42µm/0.4 µm	
M3-M4	15µm/0.4 µm	
M5-M6	35µm/0.4 µm	
M7	5 µm /0.4 µm	
M8	15µm/0.4 µm	
M _{b1}		140 µm/1.2µm
M _{b2} -M _{b6}		10 µm/1µm
M _{b7} -M _{b9}		20 µm/1µm

Yukarıda önerilen gerçek salt aktif integratörün uygulanabilirliğini doğrulamak için gerekli devre benzetimleri yapılmıştır. CCCII elemanı, Şekil 2.25a'da gösterilen klasik translineer topoloji kullanılarak gerçekleştirilmiş olup, 0.35µm CMOS işlem parametreleri kullanılarak tasarlanmıştır. Devreler 3.3V DC gerilimle beslenmektedir. MOSFET'lerin boyutları Çizelge 2.1' de gösterildiği gibi seçilmiştir. CCCII için kutuplama akımı $I_0=20\mu A$ dolayısıyla $r_x = 2.2k\Omega$ olarak ayarlanmıştır. Gerilim zayıflatıcı, $a_3=0$, $a_2=0$, $a_1=0$, ve $a_0=1$ şeklinde seçilerek, ($n=4$) ve zayıflatma oranı $K_v=1/16$ olacak şekilde tasarlanmıştır. Bununla beraber belirtmek gerekir ki, Şekil 2.25b'de gösterilen gerilim izleyicinin kazancı, transistorun gövde etkisi ve kaynak ucundan görülen empedansın düşük olmasından dolayı birden küçüktür. Buna göre gerilim izleyicinin kazancı $\frac{1}{2}$ olup, gerçek bölme faktörünün değeri $1/32$ olmaktadır.

Gerçek salt aktif integratörün genlik karakteristiği Şekil 2.26'da gösterilmektedir. Burada integrasyon frekansı 24MHz olarak elde edilmiştir. 0.35µm CMOS işlem parametreleri için birim alan başına düşen geçit-oksit kapasitesi $C_{ox} 4,79.10^{-3} F/m^2$ olarak bulunmuştur. Şekil 2.25b'de gösterilen gerilim izleyicideki NMOS transistorun boyut oranı $W/L=55\mu m/1\mu m$ olarak seçilmiş ve geçit-kaynak kapasitesi $C_{gs} 175fF$ olarak bulunmuştur. Buna göre gerilim bölücünün girişinden görülen eşdeğer kapasite (c_p) aşağıda verilen bağıntıya göre 87fF olarak hesaplanmıştır.

$$c_p \approx C_{in} = (1 - A_v)C_{gs} \quad (2.51)$$

A_v , gerilim izleyicinin kazancını göstermektedir.




Şekil 2.26 : Kayıpsız salt aktif integratörün frekans cevabı.

Diğer taraftan, devrenin benzetimi yapılarak Şekil 2.24c’de gösterilen c_p kapasitesinin değeri 95fF olarak bulunmuştur. Benzetimle elde edilen bu değer teorik değerle uyuşmaktadır. Aynı şekilde $r_x=2.2k\Omega$, $K_v=1/32$ alarak (2.41) ile verilen bağıntıya göre integrasyon frekansı 24.71MHz olarak hesaplanmaktadır. Bu değer de benzetim sonucu elde edilen değere çok yakın olmaktadır.

Bu karakteristikten de görüleceği üzere, integral alıcı baskın kutbu $f_{p1}=33KHz$ ’de, ikinci kutup ise $f_{p2}=177MHz$ ’de oluşmaktadır. Bu şekilde tasarlanmış integral alıcının yaklaşık tek kutuplu davranışı 4 dekat civarındadır. Şunu belirtmek gerekir ki, kutuplama akımının değerini artırmak hem integrasyon frekansının hem de ideal olmayan kutupların değerini aynı oranda artırmaktadır. Ayrıca gerilim bölücünün parazitik kutbu, integratörün çalışma bölgesinden çok daha yüksek bir frekans değerinde görülmektedir.

Sonuç olarak önerilen devrenin integrasyon frekansı parazitik kapasitenin değerine de bağlı olduğu için, integrasyon frekansının standart sapma oranı Monte Carlo analiz yöntemi kullanılarak elde edilmiştir. Şekil 2.27’deki histogramdan da görüleceği üzere integrasyon frekansının nominal değeri 24MHz’dir.




Şekil 2.27 : Önerilen integratör devresinin integratör sabitinin değişimi.


Bu sonuçlardan da görüleceği üzere integrasyon frekansı 5MHz’lik bir sapma ile daima [20MHz-30MHz] bölgesi içinde kalmaktadır. Bu sapma elektronik olarak kontrol edilebilir parametrelerin (K_v , r_x) değerleri ayarlanarak kolaylıkla kompanze edilebilir.

Elde edilen bu sonuçların değerlendirmesini yapmak ve diğer kullanılan salt aktif tekniklerle karşılaştırma yapmak için, Şekil 2.28a’da gösterilen, klasik iki katlı bir CMOS işlemsel kuvvetlendirici devresinin benzetimi yapılmıştır. Aynı yaklaşımla devrenin kazanç-bantgenişliği çarpımının sapması elde edilmiştir. Şekil 2.28b’de gösterilen benzetim sonuçlarına göre, kazanç-bantgenişliğinin nominal değeri 35MHz iken standart sapma 3MHz olarak hesaplanmaktadır.

Monte-Carlo analiz yöntemiyle elde edilen sonuçlara göre, önerilen salt aktif devrenin integrasyon frekansının standart sapması, işlemsel kuvvetlendiricinin birim kazanç bantgenişliğinin standart sapmasıyla aynı mertebededir. İntegratör sabiti elektronik olarak ayarlanabilir olduğu için, önerilen integratör devresi işlemsel kuvvetlendiricinin kullanıldığı klasik integratör yapısına göre büyük bir avantaja sahiptir.



(a)



(b)

Şekil 2.28 : (a) CMOS işlemsel kuvvetlendirici devresi. (b) İşlemsel kuvvetlendiricinin birim kazanç bantgenişliğine ilişkin histogram.

2.5.3 Salt aktif integratör tabanlı süzgeç devresinin benzetim sonuçları


Bu kısımda gerçek bir salt aktif süzgecin tasarım kriterleri anlatılmaktadır. Bunun için ilk önce Şekil 2.29’da verilen salt aktif süzgeç devresi ele alınmıştır. Devre klasik çift çevrimli bir konfigürasyona sahip olup, önerilen salt aktif integratörden iki tane ve geri besleme yollarında gerilim-akım dönüşümünü sağlayan iki CCCII elemanından oluşmaktadır.

Devrenin rutin analizi sonucu elde edilen transfer fonksiyonları şöyledir:

$$\frac{V_{LP}}{V_{in}} = -\frac{H_1 \omega_0^2}{s^2 + s \frac{\omega_0}{Q} + \omega_0^2}, \quad \frac{V_{BP}}{V_{in}} = -\frac{H_2 s \frac{\omega_0}{Q}}{s^2 + s \frac{\omega_0}{Q} + \omega_0^2} \quad (2.52)$$

$$\omega_0 = \sqrt{\frac{K_{v1}K_{v2}}{r_{x2}r_{x3}C_{p1}C_{p2}}}, \quad Q = \sqrt{\frac{C_{p1}}{C_{p2}}} \frac{r_{x4}}{\sqrt{r_{x2}r_{x3}}} \sqrt{\frac{K_{v2}}{K_{v1}}} \quad H_1 = \frac{r_{x3}}{r_{x5}}, \quad H_2 = \frac{r_{x4}}{r_{x5}} \quad (2.53)$$

Tipik bir CCCII'nın yükselme eğimi işlemsel kuvvetlendiriciden daha büyük olduğundan, önerilen devre işlemsel kuvvetlendirici-OTA yapılarının tersine yükselme eğimi sınırlamasından bağımsızdır.




Şekil 2.29 : Çift integratör çevrimli salt aktif süzgeç devresi.

Süzgeç devresindeki bantgenişliği sınırlamasını azaltmak için, gerçek salt aktif süzgecin açısal frekansının yüksek frekans kutuplarından yeterince düşük olması amaçlanmaktadır. Bu yüzden integratör zaman sabitinin mümkün olduğunca büyük olması amaçlanmaktadır. Bunun için r_x' 'in değeri artırılır. Bununla birlikte belirtmek

gerekir ki, r_x 'in deęerini artırmak genellikle devrenin yksek frekans performansını azaltır.

Devrenin transfer fonksiyonundan da grleceęi zere, szgecin merkez frekansı r_{x2} , r_{x3} ve blme faktr K_{v1} , K_{v2} ile elektronik olarak ayarlanabilmektedir. Aısal frekans ω_o 'ı ayarladıktan sonra, deęer katsayısı Q , r_{x4} direnci ile elektronik olarak ayarlanabilmektedir. Őekil 2.30'dan da grleceęi zere, farklı kutuplama akım deęerlerinde bant geiren devre karakteristięinin merkez frekansı 7.7MHz ile 24MHz arasında ayarlanabilmektedir. Bant geiren szge yaklařık yarım dekatlık bir aralıktay ayarlanabilmektedir.




Őekil 2.30 : Farklı kutuplama akım deęerlerinde salt aktif szgecin bant geiren devre cevabı.

2.5.4 Yntem 2: Dřk integrasyon frekansının kapasite arpıcı kullanılarak gereklenmesi


Bu blmde nerilen teknięin daha kolay gereklenmesi iin simetrik ıkıřlı devreler verilmiřtir. Bu řekilde hem devre tasarımı daha kolay olmakta hem de simetrik ıkıřlı yapının getirdięi avantajlar kullanılmaktadır. Bununla birlikte Yntem1'de nerilen integratr devreleri geliřtirilerek Yntem 2'de gsterilen devreler elde edilmiřtir. Bunlardan ilki simetrik ıkıřlı yapıdaki bir salt aktif integratr blok olup, Őekil 2.31'de gsterilmektedir. Integratr devresinin transfer fonksiyonu ařaęıdaki gibi verilebilir:

$$\frac{V_{out}}{V_{in}} = \frac{K_v}{s c_p r_x} \quad (2.54)$$



Şekil 2.31 : Simetrik çıkışlı salt aktif integratör blok.

Uygun şekilde tasarlanmış kapasite çarpım tekniği integratöre yerleştirildiğinde elde edilen devre Şekil 2.32’de gösterilmektedir.



Şekil 2.32 : Önerilen düşük frekanslı çalışmaya uygun simetrik çıkışlı salt aktif integratör devresi.

Bu devrede çapraz bağlı akım taşıyıcılar kapasite çarpıcı olarak çalışmaktadırlar. CCII/CCCII elemanları ve gerilim bölücünün ayrıntılı devresi Şekil 2.25a ve 2.25b’de gösterilmektedir. CCII ve CCCII elemanları için aynı MOS devre yapısı kullanılmakla birlikte, CCII elemanının kutuplama akımı büyük seçilerek bu elemanın x- ucu direnci küçük tutulmaya çalışılmıştır. Kapasite çarpmada kullanılan CCII elemanı, önerilen integratör devresinde çok az değiştirilerek kullanılmaktadır. Akım taşıyıcının x ve z ucu arasındaki akım kazancı birden büyüktür ve K_c olarak adlandırılmaktadır. Bu akım kazancı Şekil 2.25a’da gösterildiği gibi CMOS devrenin çıkışındaki akım aynalarının (M_1 , M_2 ve M_7 , M_8) transistor boyutlarının oranları K_c

olacak şekilde ayarlanarak gerçekleştirilir. Bu şekilde tasarlanan CCII'lar gerilim izleyicinin girişindeki parazitik kapasitenin akımını, kapasite çarpım parametresi K_c ile çarptıktan sonra CCCII'nın çıkış ucuna geri verir. Buradan da anlaşılacağı üzere önerilen integratör devresi kapasite çarpıcının fonksiyonunu aynen gerçekleştirmektedir. CCCII'nın z ucunda görülen empedans $K_c.c_p$ olmaktadır.

Aktif elemanların ideal olduğu kabul edilerek, devrenin rutin analizleri sonucunda elde edilen transfer fonksiyonu aşağıdaki gibi olmaktadır:

$$\frac{V_o(s)}{V_i(s)} = \frac{K_v}{K_c s c_p r_x} \quad (2.55)$$

Burada K_v gerilim bölücünün bölme oranı, K_c kapasite çarpım parametresi ve r_x CMOS CCCII'nın x ucu parazitik direncidir.

Bu çalışmada önerilen integratör tasarımında K_v ve r_x parametreleri elektronik olarak ayarlanabilir olmasından dolayı, integrasyon frekansı da yeterince geniş bir aralıkta ayarlanabilmektedir.

2.5.5 Temel yapı bloklarının karakteristikleri


Bu bölümde gerçek salt aktif integratörün temel yapı bloklarının karakteristikleri gösterilmektedir. Şekil 2.25a'da gösterilen CCCII ve CCII elemanları klasik translineer yapısında olup, AMS 0.35 μ m CMOS prosesinde tasarlanmıştır. Devreler 3.3V DC gerilimle beslenmektedir. CCCII ve gerilim bölücü devrelerdeki MOSFET'lerin boyut oranları Çizelge 2.1'de verilmişti. CCII devresindeki MOSFET'lerin boyutları da Çizelge 2.2'de verildiği gibidir.

Çizelge 2.2 : MOS devrelerin transistor boyutları.

MOS transistor	CCII
M1	K_c 'nin değerine bağlı
M2	12/0.4
M3-M4	40/0.4
M5-M6	100/0.4
M7	K_c 'nin değerine bağlı
M8	15/0.4


CCII elemanı için kutuplama akımı I_0 , 5 μ A olarak ayarlanmıştır. Bu durumda r_x direncinin değeri yaklaşık olarak 2 k Ω 'dur. CCII elemanı için ise kutuplama akımı I_0

100 μA olarak ayarlanmıştır. Ayrıca kapasite çarpım faktörü K_c , M_1 ve M_8 transistor boyut oranlarının uygun olarak seçilmesiyle istenen değere ayarlanabilmektedir. Gerilim bölücünün bölme faktörü, $a_3=1$, $a_2=0$, $a_1=0$ ve $a_0=0$ olarak tasarlanmaktadır. Öncelikli olarak, CCCII elemanının dinamik aralık sınırlamasını belirlemek için, bu elemanın y ucundan x ucuna büyük işaret gerilim transfer karakteristiği elde edilmiştir. Benzetim sonuçları üç farklı kutuplama akımı için ($I_0=5\mu\text{A}$, $I_0=10\mu\text{A}$ ve $I_0=20\mu\text{A}$) elde edilmektedir ve bu sonuçlar Şekil 2.33’de gösterilmektedir.



Şekil 2.33 : CCCII’nın y-x ucu büyük işaret geçiş karakteristiği ($i_x=0$).

Elde edilen bu karakteristiklere göre, y ve x uçları arasındaki gerilim transferi, 0.5V luk giriş işaret aralığı için ve kutuplama akımı I_0 ’ın değerinden bağımsız olarak, ideal duruma yakın olmaktadır. İntegratör devresi simetrik çıkışlı olduğu için, büyük işaret çalışma aralığı 1V olmaktadır.




Şekil 2.34 : y-x ucu gerilim transfer fonksiyonunun frekansla değişimi.

Bu bölümde aynı zamanda y ve x ucu gerilimleri arasındaki ideal olmayan gerilim kazancının frekansa bağımlılığı incelenmiştir. Kutuplama akımının $I_0=5\mu A$ değeri için benzetimler yapılmıştır ve sonuçlar Şekil 2.34’de gösterilmektedir.

İdeal olmayan gerilim kazancı tek kutuplu bir model kullanılarak aşağıdaki gibi modellenebilir:

$$\alpha(s) = \frac{A}{1 + s/p_i}$$

Bu model literatürde bilinen yaygın bir yaklaşımdır [62]. Bu modelde $A=1-\varepsilon_i$ olup, DC kazanç hatasını, p_i ise yüksek frekans kutbunu göstermektedir. Şekil 2.34’de gösterilen genlik karakteristiğinden görüleceği üzere, $A=0.99$ durumunda yüksek frekans kutbu 900MHz olarak belirlenmektedir. Bununla beraber belirtmek gerekir ki, genlik karakteristiği kutuplama akımı I_0 ’ın değerinden bağımsız olarak aynı kalmaktadır.




Şekil 2.35 : CCCII’nın x ve z ucu arasındaki akım transfer fonksiyonunun frekansla değişimi.

Bu kısımda aynı zamanda, CCCII’nın x ve z ucu akımları arasındaki ideal olmayan akım kazancının yüksek frekans sınırlamaları incelenmiştir. Şekil 2.35’de gösterilen benzetim sonuçlarına göre, parazitik yüksek frekans kutbu $I_0=40\mu A$ için, yaklaşık olarak 610MHz’de bulunmaktadır.

Benzetim sonuçlarından da görüleceği üzere, bu kutup CCCII’nın ideal olmayan gerilim kazancının kutbundan daha küçüktür. Bu sonuçlardan da görüleceği üzere,

kutuplama akımının büyük değerleri için yüksek frekans kutbunun değeri artma eğilimindedir.

CCCII elemanı için elde edilen karakteristiklerden son olarak, parazitik direnç r_x 'in kutuplama akımı I_0 'a bağımlılığı incelenmiştir. Daha önce (2.48) ile verilen bu bağımlılık Şekil 2.36'da gösterilmektedir. Elde edilen sonuçlara göre, parazitik direnç r_x 'in kutuplama akımı I_0 'la geniş bir aralıkta kontrol edilebilmektedir. Şunu da belirtmek gerekir ki, (2.48) ile verilen model, kutuplama akımının orta seviyeleri için geçerlidir. Düşük akım değerlerinde r_x^{-1} iletkenliği, lineer bağımlılık eğilimindedir.




Şekil 2.36 : CCCII r_x parazitik direnç değerinin, kutuplama akımı, I_0 ile değişimi.

CCCII elemanın tüm temel karakteristikleri incelendikten sonra, Şekil 2.25b'de gösterilen gerilim bölücü devrenin de karakteristiği elde edilmiştir.


Bu amaçla, gerilim bölme faktörü K_v 'nin lojik girişlere $\{a_3 a_2 a_1 a_0\}$ bağımlılığı da incelenmiştir. Devrede kullanılan transistörlerin boyut oranları Çizelge 2.1'de verilmektedir. Benzetim sonuçları Şekil 2.37'de verilmektedir. İdeal ve benzetim sonuçları arasındaki farklılık, gerilim izleyici olarak kullanılan M_{b1} transistörünün kazanç değerinin birden daha düşük olmasından kaynaklanmaktadır. Bu bölümde ayrıca gerilim bölücü devrenin büyük işaret davranışı incelenmiştir.

Bölme oranı $K_v=0.5$ ve dijital girişler $a_3=1$, $a_2=0$, $a_1=0$, ve $a_0=0$ olacak şekilde devre ayarlanmıştır. Buna göre devrenin giriş-çıkış transfer karakteristiği elde edilmiştir.



Şekil 2.37 : Gerilim bölücünün bölme faktörünün, lojik kontrol girişlerine $\{a_3 a_2 a_1 a_0\}$ olan bağımlılığı.


Şekil 2.38’de gösterilen bu karakteristikten de görüleceği üzere, gerilim bölücü devre giriş işaretinin $[-0.7V$ ve $0.7V]$ aralığında beklentilere uygun çalışmaktadır.



Şekil 2.38 : Gerilim bölücü devrenin büyük işaret geçiř karakteristięi.


Son olarak bölme oranı $K_v=0.5$ iken gerilim bölücünün frekans karakteristięi Şekil 2.39’daki gibi elde edilmiřtir. Bu sonuca göre devrenin yüksek frekans parazitik kutupları CCCII elemanının ideal olmayan akım kazancı kutbuna göre çok daha yüksek frekanslarda gözükmemektedir. Son olarak, devre çıkışında bozulmaya neden olan birçok lineer olmayan mekanizmanın etkisi incelenmeye çalışılmıřtır. Analog devre tasarımı, devrelerin THD performansını artırmak için simetrik çıkışlı

yapıdaki devre tekniğini kullanmak çok yaygın bir uygulamadır [63]. Devredeki çift dereceli harmonikler baskınsa bu avantaj daha da açık olur.



Şekil 2.39 : Gerilim bölücü devrenin bölme oranının frekansla değişimi.


Bu amaçla ilk önce Şekil 2.24'de gösterdiği gibi bir CCCII elemanı kullanılarak elde edilen geçiş iletkenliği katı düşünülmüştür. Şunu belirtmek gerekir ki, devrenin performansını etkileyen başlıca lineersizlik etkisi, lineer olmayan r_x direncinden kaynaklanmaktadır. r_x direnci MOS transistorun kaynak ucundan görülen direnç olup, MOS transistor karesel modelle karakterize edildiğinden parazitik direnç, ikinci derece harmonikler oluşturmaktadır. Bu yüzden buradaki gerilim akım dönüşümünde çift dereceli harmonikler baskındır.



Şekil 2.40 : CCCII elemanı ile gerçekleştirilen geçiş iletkenliği bloğunun çıkış THD değerleri (@25MHz).

Bu çalışmada Şekil 2.40’da gösterildiği gibi farklı kutuplama akım değerleri için giriş işareti genliğine göre çıkış akımlarındaki THD değişimi elde edilmiştir. Asimetrik çıkışlı integratör devresinde çıkış işaretinin ikinci harmoniği üçüncü harmonikten 34 kere daha büyüktür. Bu sonuç da kabul edilebilir bir THD performansı elde etmek için, simetrik çıkışlı yapıda çalışmanın faydalılığını göstermektedir.

Bu bölümde ayrıca gerilim bölücü devrenin çıkışındaki işaretin bozulması incelenmiştir. Bu amaçla devrenin girişine sinüzoidal bir işaret uygulanmış ve çıkışındaki THD ölçülmüştür. Şekil 2.41’de verilen benzetim sonuçlarına göre gerilim bölücü devre oldukça lineer bir devredir.



Şekil 2.41 : Gerilim bölücü devrenin çıkışındaki THD değerleri (@25MHz).

2.5.6 Yöntem.2’de önerilen integratör için ikinci derece etkiler ve benzetim sonuçları

Şekil 2.25’de gösterilen akım taşıyıcı ve gerilim bölücü devrenin frekansa bağlı idealsizlikleri ele alındığında, önerilen integratör bloğuna ilişkin daha doğru bir transfer fonksiyonu aşağıdaki gibi verilebilir:


$$\frac{V_o(s)}{V_i(s)} = \alpha(s)\beta(s)\gamma(s) \frac{1}{r_x} \frac{K_v}{g_0 + sK_c c_p \alpha(s)\beta(s)} \quad (2.56)$$

Bu bağıntıda g_0 , CCCII elemanının parazitik z ucu iletkenliğini, r_x ve K_v ise (2.48) ve (2.49) da gösterildiği gibi elektronik olarak ayarlanabilir parametreler ve $\alpha(s)$ ve $\beta(s)$ ise sırasıyla akım taşıyıcının frekansa bağlı akım ve gerilim kazançlarını

göstermektedir. Sonuç olarak $\gamma(s)$ Şekil 2.25b’de gösterilen gerilim bölücü devrenin frekansa bağlı kazancını göstermektedir. Daha önceki bölümde de bahsedildiği üzere akım taşıcının tüm bu idealsizlikleri tek kutuplu olarak modellenenebilir. Bununla birlikte ideal olmayan akım transfer fonksiyonunun bantgenişliği $\alpha(s)$, $\beta(s)$ ve $\gamma(s)$ ’in bantgenişliğinden daha düşüktür.

Bu yüzden (2.55) ile gösterilen transfer fonksiyonu $\beta(s)$ ve $\gamma(s)$ ’in sabit olduğu kabul edilerek ve $\alpha(s)$ ’in tek kutuplu olarak modellenmesiyle (2.56) bağıntısıyla ifade edilebilir:

$$\alpha(s) = \frac{A}{1 + s/p_i}$$



Şekil 2.42 : Önerilen integratör bloğunun iki farklı kapasite çarpım parametresi $K_c = 1$ and $K_c = 20$ için benzetim sonuçları (— ideal, ---- benzetim)


Burada CCCII elemanı için $A=1-\varepsilon_i$ ve CCII elemanı için ise $A=K_c(1-\varepsilon_i)$ şeklinde ifade edilebilir. Bu model (2.56) da yerine yazılırsa devrenin ideal olmayan transfer fonksiyonu aşağıdaki gibi elde edilir:

$$\frac{V_o(s)}{V_i(s)} = \frac{1}{r_x} \frac{K_v(1-\varepsilon_i)}{[g_0 + s(K_c c_p(1-\varepsilon_i) + g_0/p_i)]} \quad (2.57)$$


Bu ifadeden de anlaşılacağı üzere, CCCII elemanın idealsizliklerinden dolayı eşdeğer kapasite dolayısıyla integrasyon frekansı çok az değişmektedir. İntegrasyon frekansının elektronik olarak kontrol edilebilir olmasından dolayı bu etkinin çok kritik olmadığını söylemek mümkündür. Yukarıda anlatılan gerçek salt aktif

integratör bloğunun uygulanabilirliğini doğrulamak için devreye ait benzetimler yapılmıştır. Bu integratör devresine ait temel bloklar yukarıda anlatıldığı gibi tasarlanmış ve bir takım benzetimler yapılmıştır.

İki farklı K_c değeri için elde edilen benzetim sonuçları Şekil 2.42’de gösterilmektedir. Kapasite çarpım parametresi $K_c=1$ değerinden $K_c=20$ değerine değiştirildiğinde integrasyon frekansı da 37MHz den 1.8MHz’e değişmektedir. Bu sonuçlar göstermektedir ki önerilen integratör bloğunun kullanımıyla integrasyon, bir dekadattan daha fazla geniş bir frekans bölgesinde ayarlanabilmektedir.



(a)



(b)

Şekil 2.43 : (a) Kapasite çarpım faktörü K_c ’nin farklı değerleri için benzetim sonuçları. (b) Kutiplama akımının farklı değerleri için önerilen salt aktif integratörün benzetim sonuçları.


İntegrasyon frekansının geniş bir frekans bölgesinde ayarlanabilir olduğu, Şekil 2.43’de verilen benzetim sonuçlarıyla da gösterilebilir. Burada integrasyon frekansının kutiplama akımına ve kapasite çarpım parametresine bağlı değişimi gösterilmektedir.

2.5.7 Salt aktif süzgeç tasarımı

Bu bölümde, önerilen salt aktif integratör devresinin kullanışlılığını göstermek için, Şekil 2.44’de gösterilen dengeli yapıdaki salt aktif süzgeç ele alınmıştır (basitlik için devrenin sadece yarısı gösterilmektedir). Bu devre ileri yolda önerilen salt aktif integratörler ve geri besleme yollarında ise CCCII elemanı kullanılarak oluşturulan klasik iki integratör çevrimli konfigürasyondur. Devrenin rutin analizi sonucu aşağıdaki transfer fonksiyonlarını elde etmek mümkündür.

$$\frac{V_{LP}}{V_{in}} = -\frac{H_1 \omega_0^2}{s^2 + s \frac{\omega_0}{Q} + \omega_0^2}, \quad \frac{V_{BP}}{V_{in}} = -\frac{H_2 s \frac{\omega_0}{Q}}{s^2 + s \frac{\omega_0}{Q} + \omega_0^2} \quad (2.58)$$


$$\omega_0 = \sqrt{\frac{K_{v1}K_{v2}}{r_{x2}r_{x3}K_{c1}K_{c2}C_{p1}C_{p2}}} \quad Q = \sqrt{\frac{K_{c1}C_{p1}}{K_{c2}C_{p2}}} \frac{r_{x4}}{\sqrt{r_{x2}r_{x3}}} \sqrt{\frac{K_{v2}}{K_{v1}}} \quad H_1 = \frac{r_{x3}}{r_{x5}} \quad H_2 = \frac{r_{x4}}{r_{x5}} \quad (2.59)$$



Şekil 2.44 : Salt aktif çift integratör çevrimli süzgeç devresi (basitlik için simetrik çıkışlı yapıdaki devrenin negatif kısmı gösterilmemiştir).

Devrede aynı anda alçak geçiren ve bant geçiren süzgeç çıkışları sağlanmaktadır. Süzgeç kutup frekansı ve kutup kalite faktörü K_{v1} , K_{v2} , r_{x2} , r_{x3} , r_{x4} parametrelerine bağlı olarak elektronik olarak kontrol edilebilmektedir.

Süzgeç devresi, Şekil 2.25a ve 2.25b’ de gösterilen CCCII, CCII ve gerilim zayıflatıcı kullanılarak tasarlanmıştır. Devre 3.3V DC gerilimle beslenmektedir. Transistor boyutları Çizelge 2.1 ve 2.2’de gösterilmektedir. Tüm CCCII’ların kutuplama akımları $I_0=5\mu\text{A}$ dolayısıyla $r_x=2\text{k}\Omega$ ve CCII için $I_0=100\mu\text{A}$ olarak ayarlanmıştır. Gerilim zayıflatıcı, $a_3=1$, $a_2=0$, $a_1=0$, ve $a_0=0$ şeklinde seçilerek, zayıflatma oranı $K_v=1/2$ olacak şekilde tasarlanmıştır. Bu tasarımda $K_c=1$ olarak seçildiğinde süzgecin kutup frekansı 37 MHz ve $Q=1$ olarak elde edilmektedir.




Şekil 2.45 : (a) Farklı kapasite çarpım faktörü K_c için ($I_0=5\mu\text{A}$) salt aktif süzgecin bant geçiren süzgeç cevabı. **(b)** Farklı kutuplama akım değerleri için ($K_c=1$) salt aktif süzgecin bant geçiren süzgeç cevabı.

Bu çalışmada süzgecin geniş bir frekans bölgesinde ayarlanabilirliğini göstermek için, K_c parametresi 1 den 20 ye kadar dört farklı değer için değiştirilerek benzetim yapılmıştır. Buna ait sonuçlar Şekil 2.45a’ da gösterilmektedir. K_c değeri 20 olarak seçildiğinde devrenin merkez frekansı 1.8MHz olmaktadır.

Bununla birlikte belirtmek gerekir ki, Şekil 2.24’de gösterilen integratör devresi için aynı kutuplama akımıyla 1.8MHz değerindeki integrasyon frekansı için 40 pF değerinde kapasite gerekmektedir. Bu değer bugünkü IC teknolojide pratik olmayan bir kapasite değeridir.

Bu çalışmada ayrıca sabit bir K_c değerinde, CCCII’nın farklı kutuplama akım değerleri için yapılan benzetim sonuçları Şekil 2.45b’de gösterilmektedir. Buradan da görüleceği üzere bant geçiren süzgecin merkez frekansı 37MHz ve 80MHz arasında elektronik olarak kontrol edilebilmektedir. Bu sonuçlar da göstermektedir ki, bant geçiren süzgeç yaklaşık yarım dekatlık bir bölgede elektronik olarak ayarlanabilmektedir.




Şekil 2.46 : Farklı kapasite çarpım parametre değerleri için bant geçiren süzgeç devresinin faz cevabı (@ $I_0=5\mu A$). (— ideal, ---- benzetim)

Bu bölümde ayrıca Şekil 2.46’da gösterildiği gibi, bant geçiren süzgecin faz cevabı da elde edilmiştir. Kutuplama akım değerleri sabit olup, farklı kapasite çarpım değerleri için ($K_c=5$ ve $K_c=10$) bu sonuçlar elde edilmiştir. Hem Şekil 2.45a’da gösterilen genlik cevabındaki alçak frekanslarda görülen zayıflama, hem de Şekil 2.46’daki faz cevabındaki ideal ve benzetim sonuçları arasındaki farklılıklar CCCII elemanının z ucundaki sonlu direncinden kaynaklanmaktadır. Bu yüzden K_c ’nin

büyük değerleri için süzgecin çalışma frekans aralığı sınırlanmaktadır. Bununla birlikte bu problem Şekil 2.25a’da gösterilen CCCII’nın çıkışındaki akım aynalarının (örneğin kaskot akım aynalarıyla) değiştirilip daha büyük çıkış empedanslarının elde edilmesiyle giderilebilir [63].


Önerilen süzgecin merkez frekansı ve integrasyon frekansı parazitik kapasitenin değerine bağlı olduğu için, salt aktif integratörün integrasyon frekansının bu parazitik kapasite değerlerinde ortaya çıkabilecek rastgele değişimlere olan duyarlılığı incelenmiştir.



Şekil 2.47 : Bant geçiren süzgeç devresinin merkez frekansındaki standart sapmanın Monte-Carlo benzetim sonuçları.

Bu amaçla aynı süzgeç parametre değerleri ile, devrenin Monte-Carlo benzetimleri elde edilmiştir. Benzetim 100 kere tekrarlanmış ve merkez frekansındaki değişim herbir benzetim için ölçülmüştür. Merkez frekansının histogramı Şekil 2.47’de verilmektedir. Elde edilen bu sonuçlar göstermektedir ki; merkez frekansındaki standart sapma %6’dır.


En son olarak önerilen süzgeç devresinin düzgün çalıştığını göstermek için, devrenin girişine, süzgeç merkez frekansına yakın frekanslı bir sinüzoidal işaret uygulanmakta ve bant geçiren süzgecin çıkışında elde edilen işaret Şekil 2.48’de gösterilmektedir. Benzetim sırasında süzgeç devresinin diğer parametre değerleri Şekil 2.45’deki benzetim sonuçları elde edilirken kullanılan değerlerle aynı alınmıştır. Devrenin girişine 32.5 MHz’lik bir işaret uygulanmıştır. Şekil 2.45b’deki sonuçlardan da görüleceği üzere, bu frekansta çıkış işaretinin genliği 2.5 dB’lik bir zayıflama göstermektedir. Şekil 2.48’de elde edilen sonuçlar da buna uygundur.



Şekil 2.48 : Bant geçiren süzgeç devresinin zamanla değişimi.(---- giriş işareti, — bant geçiren çıkış)

2.5.8 Yöntem 3: Düşük frekanslı çalışmaya uygun yeni bir integratör devresi

Bu teknikle negatif direnç kullanarak zaman sabitinin değerinin büyütülmesi amaçlanmaktadır. Bu amaçla önerilen integratör devresi Şekil 2.49’da gösterilmektedir.



Şekil 2.49 : Negatif direnç tekniğinin geçiş iletkenliği kuvvetlendiricisi ile gerçekleştirilmesi.

Bu devrede parametresi g_{m2} olan bir geçiş iletkenliği kuvvetlendiricisi, temel yapıdaki kuvvetlendiriciye paralel olarak bağlanmaktadır. g_{m3} ile gösterilen geçiş iletkenliği kuvvetlendiricisi ise negatif direnç devresi olup, devrenin düşük frekans

davranışını iyileştirmek için eklenmiştir. Bu durumu daha iyi açıklamak için Şekil 2.49'daki devrenin aşağıdaki gibi verilen transfer fonksiyonunu incelemek yeterlidir:

$$\frac{V_o}{V_{in}}(s) = \frac{g_{m1}(1-K)}{(sC_p + g_0(1-L))} \quad (2.60)$$

$$K = \frac{g_{m2}}{g_{m1}} \quad L = \frac{g_{m3}}{g_0} \quad (2.61)$$

Burada, değeri L olan büyüklük paydadaki sabit terimin değerini ayarlamak için kullanılacaktır ve değeri $0 < L < 1$ olmalıdır. Bu sayede devrenin istenmeyen alçak frekans kutbu sıfıra doğru çekilmiştir.

(2.60) bağıntısı ile verilen transfer fonksiyonundan da görüleceği üzere $L = 1$ şartının sağlanması durumunda integrasyon frekansı aşağıdaki gibi verilebilir:

$$\omega_{int} = \frac{g_{m1}}{C_p}(1-K) \quad (2.62)$$

Bu durumda devrenin DC kazancı $T(j\omega)$, ideal integratör devresindeki gibi sonsuz olmaktadır. Ancak bu şekilde gerçekleştirilen devrede fark terimi olduğundan dolayı duyarlılık sorunu oluşmaktadır.

Bu durumda integrasyon frekansının K parametresine göre duyarlılığı aşağıdaki gibi elde edilir:

$$S_K^{\omega_{int}} = -\frac{K}{(1-K)} \quad (2.63)$$

Buradan da görüleceği üzere K parametresi bire yaklaştığında duyarlılık sonsuza gitmektedir. Dolayısıyla K 'nın değeri bire çok yakın alınmamalıdır.

Belirtmek gerekir ki, (2.63) bağıntısıyla gösterilen integrasyon frekansının duyarlılığı devre tasarımında kritik bir noktadır. Zira integrasyon frekansı, integratörlerle gerçekleştirilen süzgeç devrelerinin açısıl frekansını belirlemektedir.

Dolayısıyla bu parametrenin doğru bir şekilde gerçekleştirilmesi, süzgeç transfer fonksiyonlarının istenilen karakteristiği sağlaması açısından önemli olmaktadır. Bu yüzden (2.63) bağıntısıyla gösterilen duyarlılığın düşük tutulması için K değeri bire

yakın seçilmemelidir veya yakın seçilmesi gerekli durumlarda K değerinin her zaman birden düşük kalması için gerekli tedbirler alınmalıdır.


Örneğin $\left| S_K^{\omega_{int}} \right| < 5$ olması için, $K < 0.8$ olmalıdır.

Diğer taraftan (2.60) bağıntısıyla verilen transfer fonksiyonundan da görüleceği üzere, integratör devresinin alçak frekans kutbu aşağıdaki gibi elde edilebilir:

$$p_0 = -\frac{g_0(1-L)}{C_p} \quad (2.64)$$

(2.64) bağıntısından da görüleceği üzere, kutbun değeri $L > 1$ olduğunda kutup sağ tarafa geçip devre kararsız olabilir. Bu yüzden integratör devresinin dikkatli bir şekilde tasarlanması gerekmektedir.

Yukarıda açıklanan yaklaşımda kullanılacak olası bir negatif direnç devresi Şekil 2.50’de gösterilmiştir. Bu devre kullanılarak gerçekleştirilen CCCII tabanlı düşük frekanslı çalışmaya uygun integratör devresi de Şekil 2.51’de verilmiştir.



Şekil 2.50 : CCCII kullanılarak elde edilen negatif direnç devresi.

CCCII’ya ait tanım bağıntıları aşağıda verildiği gibidir:

$$\begin{bmatrix} I_y \\ V_x \\ I_z \end{bmatrix} = \begin{bmatrix} g_y + sC_y & 0 & 0 \\ \beta & r_x & 0 \\ 0 & \pm \alpha & sC_z + g_z \end{bmatrix} \begin{bmatrix} V_y \\ I_x \\ V_z \end{bmatrix} \quad (2.65)$$

Bu bağıntıya göre sırasıyla akım ve gerilim kazançları $\alpha = 1$ ve $\beta = 1$ olduğunda, Şekil 2.50’deki devrenin rutin analizi yapıldığında y ucundan görülen empedans aşağıdaki gibi ifade edilebilir:


$$\frac{V}{I} = \frac{Z_{eş} \cdot r_x}{r_x - Z_{eş}} \quad (2.66)$$

Buna göre

$$Z_{eş} = \frac{1}{s(C_y + C_z) + g_y + g_z} = \frac{1}{sC_{eş} + g_{eş}} \quad (2.67)$$

olmaktadır.

Yukarıda önerilen yöntemin integratör devresine uygulanışı Şekil 2.51’de gösterilmiştir.



Şekil 2.51 : Önerilen kayıpsız integratör devresi.

Şekil 2.51’deki devreye göre negatif direnç elemanının girişinden görülen eşdeğer empedans; $Z_{eş} // -r_x$ olacaktır. Bu durumda negatif direnç elemanı sadece r_x direncini evirip, $Z_{eş}$ empedansını bağlı olduğu düğüme aynen aktarır. Buna göre devrenin transfer fonksiyonu aşağıdaki gibi elde dlebilir:

$$\frac{V_0}{V_{in}}(s) = \frac{g_{m1}(1-K)}{sC_p + g_0(1-L)} \quad (2.68)$$

$$(C_p = C_{eş} // C_z) \quad (g_0 = g_z + g_{eş}) \quad K = \frac{g_{m2}}{g_{m1}} \quad L = \frac{g_{m3}}{g_0} \quad (2.69)$$


(2.60) bağıntısında da gösterildiği gibi, $0 < K < 1$ olmalıdır. Dolayısıyla $g_{m2} < g_{m1}$ olacak şekilde geçiş iletkenliklerinin değeri ayarlanmalıdır. Bu durumda bu elemanların kutuplama akımları, $I_{02} < I_{01}$ seçilerek (2.68) bağıntısından da görüleceği

üzere önerilen integratör devresiyle, alçak frekans kutbu g_0/C_p değerinden, $\frac{g_0(1-L)}{C_p}$ değerine düşürülmektedir. Bir başka deyişle değeri ideale yaklaştırılmıştır. Açık ki, bu şartın sağlanması için $g_{m3} < g_0$ olacak şekilde seçilmelidir.

Diğer taraftan, integrasyon frekansı da $\frac{g_{m1}}{C_p}$ değerinden $\frac{g_{m1}}{C_p}(1-K)$ değerine düşürülmüştür.

2.5.9 Benzetim sonuçları

Yukarıdaki yöntemin benzetim sonuçlarıyla doğrulanması hedeflenmektedir. Bu amaçla (2.68) bağıntısında görüldüğü gibi g_0 ve g_x iletkenliklerinin birbirine yakın değerde olması amaçlanmaktadır. Bu bağıntıda $g_y < g_z$ olduğu düşünülürse, devrede kullanılan CCCII tabanlı negatif direnç elemanının x ucu direncinin r_z direncine yakın değerde ve büyük olması gerekmektedir.



Şekil 2.52 : CCCII'nin CMOS gerçeğemesi.


MOS transistorun x ucu direncinin artırılması için giriş translineer çevrimdeki transistorların W/L boyut oranlarının mümkün olduğunca düşük seçilmesi gerekmektedir. Bu doğrultuda tasarımı yapılan negatif direnç elemanında kullanılan CCCII'nin devre şeması Şekil 2.52'de, transistor boyutları da Çizelge 2.3'de verilmektedir.

Çizelge 2.3 : Negatif direnç elemanında kullanılan CCCII'nın transistor boyutları.


MOS transistor	CCCI
M1-M2	30 μ m/1 μ m
M3-M4	0.8 μ m/30 μ m
M5-M6	2 μ m/30 μ m
M7-M8	12 μ m /1 μ m

Şekil 2.51'de gösterildiği gibi modifiye edilen integratör devresinin benzetim sonuçları Şekil 2.53'de gösterilmektedir. Buradan da görüleceği üzere integratör devresinin DC kazancı 45dB'den 82 dB'ye çıkmıştır. Burada r_z direnci 748k Ω iken, negatif direnç elemanının girişinden görülen r_x direnci -760k Ω olarak bulunmuştur. Dolayısıyla her iki direnç birbirine yakın değerde olup, r_x direnci de r_z ile aynı mertebededir. Buna göre temel devrenin integrasyon frekansı 58 MHz iken, iyileştirilmiş devreninki 1.1 MHz olmaktadır.


Önerilen integratör devresi Şekil 2.54'de gösterildiği gibi çift integratör çevrimli yapıya uygulandığında elde edilen bant geçiren süzgeç cevabı Şekil 2.55'de gösterilmektedir.



Şekil 2.53 : Önerilen integratör bloğu için benzetim sonuçları.
(— temel devre, ----- iyileştirilmiş devre)



Şekil 2.54 : İyileştirilmiş kayıpsız integratörler kullanılarak görece alçak frekanslar için gerçekleştirilmiş salt aktif süzgeç devresi.



Şekil 2.55 : Çift integratör çevrimli salt aktif süzgeç devresinin bant geçiren frekans cevabı.

Benzetim sonuçlarından da görüleceği üzere bant geçiren karakteristik, integratör bloğunun idealsizliğinden dolayı bozulmaktadır. Bunun için Şekil 2.55’de gösterildiği gibi, iyileştirilmiş integratör devresi kullanılarak süzgeç devresinin benzetim sonuçları farklı kutuplama akım değerleri için elde edilmiştir. Buna göre temel devrenin merkez frekansı 36MHz iken sırasıyla $I_0=25\mu A$ için 3.4MHz ve

$I_0=35\mu A$ için 388kHz değerini almıştır. Bu sonuçlar da göstermektedir ki, bant geçiren süzgeç yaklaşık iki dekatlık bir bölgede elektronik olarak ayarlanabilmektedir. Böylece hem süzgeç devresinin merkez frekansı daha düşük frekanslara inmiş, hem de düşük frekans zayıflatması artmıştır. Şekil 2.55'den de görüleceği üzere 100 kHz'den daha düşük frekanslarda 20 dB'den daha fazla bir bastırma sağlanmıştır.

Bu devreden yüksek geçiren süzgeç karakteristiğini de elde etmek mümkündür. İntegratörün bahsedilen idealsizliği, yüksek geçiren karakteristiğin de alçak frekanslardaki bastırmasını sınırlamaktadır. Yeni durumda yüksek geçiren karakteristiğin alçak frekans bastırmasının da çok büyük ölçüde iyileştiği saptanmıştır.

3. SALT MOSFET SÜZGEÇ TASARIMI

Geçtiğimiz son on yıl içinde salt aktif MOS transistor devrelerin tasarımı ve çalışması konusunda önemli çalışmalar yapılmıştır. Bu devreler resistif yada reaktif (kapasite yada endüktans) herhangi bir pasif eleman kullanmamakla beraber, elemanların kendi iç kapasitelerinden faydalanmaktadırlar [29-36]. Bu devreler tümdevre gerçeklemelerinde (IC) önemli avantajlar sağlamaktadırlar. Şöyle ki: i) harici kapasite elemanı kullanılmadığı için daha az kırımlık alanı kaplamaktadırlar, ii) en önemli parazitik kapasiteler dikkate alınarak tasarım yapıldığı için yüksek frekans performansları iyidir. iii) Bu tür devrelerin süzgeç parametreleri, tasarımda kullanılan transistorların geçiş iletkenliği ile elektronik olarak ayarlanabilmektedir.

Diğer taraftan tümgeçiren süzgeçler, faz kaydırma devrelerinde [37], yüksek Q değerli bant geçiren süzgeçlerde [38-39], ikinci derece osilatörlerde [40] ve Butterworth, Chebyshev ve Elliptic gibi klasik yaklaşımlarla tasarlanan süzgeç [41] devrelerinde son derece kullanışlı yapılar olarak bilinmektedirler. Literatürde çok sayıda aktif RC tümgeçiren süzgeç yapıları önerilmiş olmasına rağmen [42-64], salt MOS tümgeçiren devre gerçeklemesi literatürde nispeten daha az sayıda bulunmaktadır [36].

Bu çalışmada birinci ve ikinci derece salt MOS tümgeçiren süzgeçleri gerçekleştirebilen basit bir süzgeç topolojisi önerilmektedir. Bu topoloji kullanılarak elde edilen devreler, yukarıda bahsedilen tüm avantajları sağlamaktadırlar. Literatürde önerilen diğer salt MOS tümgeçiren süzgecin tersine [36], önerilen birinci ve ikinci derece süzgeçler kaskat olarak bağlanabilir olmasından dolayı yüksek dereceden süzgeçlerin gerçekleştirilmesinde temel bloklar olarak kullanılabilirler. Diğer taraftan salt MOS tümgeçiren süzgeçler doğası gereği çok yüksek frekanslarda çok doğru genlik ve faz karakteristiklerine sahiptirler.

Bu çalışmada MOS transistorun küçük işaret eşdeğer devre modeli kullanılarak önerilen süzgeç devrelerine ait ikinci derece etkiler incelenmiştir.


Salt MOS süzgeçlerin başarımının altında yatan en önemli neden, devrede kullanılan aktif eleman kapasitelerinden geçit-kaynak kapasitesinin çok iyi bir doğrusallığa sahip olmasıdır. Bölüm 3.1’de bu kapasitenin doğrusallığı ile ilgili bazı analiz sonuçları verilmiş, daha sonraki bölümlerde de salt aktif tümgeçiren, bant geçiren ve alçak geçiren süzgeç yapıları ele alınmıştır.

Bu bağlamda salt aktif süzgeç devrelerinin düzgün çalıştığını doğrulamak için, deneysel sonuçların yanısıra CADENCE tasarım ortamında Spectre benzetim programı kullanılarak benzetim sonuçları elde edilmiştir.


3.1 MOSFET Kapasiteleri

Bir MOSFET transistorun uçları arasında istenmeyen parazitik kapasiteler oluşur.

Bunlardan değeri en büyük olan geçit-taban kapasitesidir.



(a)



(b)


Şekil 3.1 : (a) MOSFET transistorunun yapısı. (b) MOSFET kapasiteleri.

Bu kapasite geçit-taban arasındaki oksit kapasitesi olup değeri aşağıda verilmiştir [63].

$$C_{gb} = WLC_{0x} \quad C_{0x} = \frac{\epsilon_{0x}}{t_{0x}} = \epsilon_{rsi02} \frac{\epsilon_0}{t_{0x}} \quad (3.1)$$

Bu kapasite birkaç pF ile birkaç 100pF arası olabilir. Bunun yanında C_{gso} , C_{gdo} ve C_{ds} kapasiteleri de modele eklenmelidir. C_{gso} ve C_{gdo} kapasiteleri geçit iletkeninin kaynak ve savak bölgelerinin üzerine binmesi yüzünden meydana gelir (Bindirme kapasiteleri). MOSFET transistörünün yapısı ve bu etkilerin gösterildiği eşdeğer devre modeli Şekil 3.1’de gösterilmektedir.

Bu kapasitelerin değerleri MOS transistörlerin çalışma bölgelerine göre değişiklik göstermektedir. Şekil 3.2’den de görüleceği üzere MOSFET direnç modunda çalışırken C_{gb} oksit kapasitesinin yarısı C_{gs} diğer yarısı da C_{gd} kapasitesine eklenir. Doymada ise kanal savak ucundan kopmuş olduğundan bu kapasitenin C_{gd} kapasitesine etkisi yoktur. C_{gs} kapasitesine olan etkisi ise 2/3 oranındadır. C_{ds} kapasitesi savak ile taban arasında oluşan fakirleşmiş bölgenin jonksiyon kapasitesidir (Taban kaynağa bağlı iken).



Şekil 3.2 : Oksit kapasitelerinin geçit-kaynak gerilimlerinin fonksiyonu olarak değişimleri.

Eğer geçit iletkeni ile kaynak ve savak difüzyonlarının üst üste binen kısımları x genişliğinde ise toplam bindirme kapasitelerinin değeri aşağıdaki gibi olur:

$$C_{gso} = C_{gdo} = xWC_{0x} \quad (3.2)$$

Farklı çalışma bölgelerine göre parazitik kapasitelerin değeri aşağıdaki gibi verilebilir:

a) MOS Direnç bölgesinde çalışıyorsa:

$$C_{gs} = (1/2)C_{gb} + C_{gso}$$

$$C_{gd} = (1/2)C_{gb} + C_{gdo}$$

$$C_{ds} = C_j$$

b) Doyma bölgesinde çalışıyorsa:

$$C_{gs} = (2/3)C_{gb} + C_{gso}$$

$$C_{gd} = C_{gdo}$$

$$C_{ds} = C_j$$



Burada C_j , kaynak ve savak difüzyon bölgesiyle gövde arasındaki jonksiyon kapasitesidir.

Salt aktif MOS devrelerde elemanların kendi iç kapasite ve geçiş iletkenlikleri kullanılmasından dolayı, lineerlik önemli bir sorun olabilmektedir. Lineer olmayan davranışlar iki sebepten dolayı ortaya çıkabilir: MOS transistorun geçit-kaynak kapasitesi (C_{gs}) ve geçit-kaynak gerilimi ile savak akımı arasındaki lineer olmayan geçiş iletkenliği fonksiyonu.

Bu çalışmada önerilen devrelerin fiziksel gerçeklemelerinde CD4007 tümdevresi kullanılmıştır. Bu amaçla kullanılan CD4007 tümdevresindeki transistorların geçit-kaynak kapasitesinin temel özellikleri test edilmiştir. Üç farklı kutuplama akımı için, bir empedans analizör (HP 85046A) cihazı kullanılarak NMOS transistorun geçit ucundaki eşdeğer empedans ölçülmüştür.

Ölçülen empedansın gerçek ve sanal kısımlarından elde edilen kapasite ve iletkenlik Şekil 3.3’de gösterilmektedir. Buradan da görüleceği üzere NMOS transistorun parazitik C_{gs} kapasitesi ve iletkenliği (g_m) 50MHz’e kadar sabit kalmaktadır. Bu durum diyot bağlı NMOS transistorun bu frekans bölgesinde paralel bir RC devresi gibi davrandığını göstermektedir.


Bununla birlikte CD4007 tümdevresindeki bir NMOS transistorun C_{gs} kapasitesinin geçit-kaynak gerilimine (V_{gs}) göre değişimi Şekil 3.4’de gösterilmektedir.



Şekil 3.3 : Diyot bağlı transistorun eşdeğer empedansı. **(a)** Eşdeğer kapasite. **(b)** Eşdeğer direnç.

Elde edilen deneysel sonuçlara göre geniş bir aralıkta değişen V_{gs} gerilimi için C_{gs} kapasitesi sabit kalmaktadır. Bir başka deyişle geniş bir aralıkta lineer davranmaktadır.

Buna göre, salt aktif MOS devrelerdeki lineersizliğin tek önemli nedeni geçit-kaynak gerilimi ile savak akımı arasındaki lineer olmayan geçiş iletkenliği fonksiyonu sonucuna varılabilir.




Şekil 3.4 : Bir CD4007 tümdevresinde bulunan NMOS transistorun geçit-kaynak gerilimine (V_{gs}) göre geçit-kaynak kapasitesinin (C_{gs}) değişimi.

3.2 Tümgeçiren Süzgecin Genel Topolojisi ve Salt MOS Süzgeçlerin Tasarımı


Bu çalışmada aksi durum belirtilmedikçe, i) tüm MOS transistorların doymada çalıştığı kabul edilmektedir, ii) kullanılan CMOS prosesin p-kuyulu veya çift kuyulu olduğu varsayılmış ve g_{mb} büyüklüğü ihmal edilmiştir. Bunun için gövde ve kaynak uçları birbirine bağlanmıştır, iii) sadece C_{gs} kapasitesi dikkate alınmaktadır, iii) geçit savak kapasiteleri C_{gd} ve parazitik jonksiyon kapasiteleri C_{sb} ve C_{db} ihmal edilmektedir. Bütün bunlar göz önünde bulundurulduğunda kullanılan MOS transistorun küçük işaret eşdeğer devresi Şekil 3.5a'da verilmektedir. Önerilen genel tümgeçiren devre topolojisi ise Şekil 3.5b'de verilmektedir. Devrenin transfer fonksiyonu aşağıdaki gibidir.

$$T(s) = \frac{V_0}{V_{in}} = 1 - \frac{g_{m1}}{Y} \quad (3.3)$$

NMOS transistorun geçiş iletkenliği g_{m1} ile, a ve b uçları arasındaki yüzen admitans ise Y ile gösterilmektedir. (3.3) bağıntısından da kolayca görüleceği üzere önerilen devre, birinci derece ve ikinci derece tümgeçiren süzgeç fonksiyonlarını gerçekleştirebilmektedir.



(a)



(b)

Şekil 3.5 : (a) Süzgeç devresinin sentezinde kullanılan basitleştirilmiş küçük işaret devre modeli. **(b)** Genel tümgeçiren devre topolojisi.

Şöyleki; a ve b uçları arasındaki Y admitansı paralel bir RC devresi olarak ($Y=sC+G$) seçilirse birinci derece tümgeçiren, eğer paralel RLC tank devresi ($Y=sC+G+1/sL$) olarak seçilirse de ikinci derece tümgeçiren devre fonksiyonları gerçekleştirilebilmektedir.

$$T_1(s) = \frac{sC - G}{sC + G} \quad (3.4)$$

$$T_2(s) = \frac{s^2 - sG/C + 1/LC}{s^2 + sG/C + 1/LC} \quad (3.5)$$

Yukarıdaki eşitliklerden de görüleceği üzere her iki durumda da $g_{m1}=2G$ koşulunun sağlanması durumunda, birinci derece ve ikinci derece tümgeçiren fonksiyonlar gerçekleştirilebilmektedir.

Bu topoloji ikinci derece süzgeç gerçekleştirilmesi için kullanıldığında iki uçlu Y admitansı paralel bir RLC devresi olmaktadır. Bu durumda bir endüktans ve kapasite süzgecin giriş ve çıkış uçları arasına gelmektedir. Bundan dolayı devre doğası gereği

hem çok alçak hem de çok yüksek frekanslarda çok doğru genlik ve faz karakteristiğine sahiptir. Çünkü, endüktans ve kapasite bu frekans bölgelerinde her biri ayrı olarak kısa devre gibi davranmaktadır. Benzer bir yaklaşım birinci derece süzgeç için de geçerlidir. Bu devrenin de giriş ve çıkış uçları arasına yüzen bir kapasite gelmektedir. Böylece birinci derece süzgeç devresi de yüksek frekansta çok doğru genlik ve faz karakteristiğine sahip olmaktadır.


Buna göre salt MOS tümgeçiren süzgeç gerçeklemesi için paralel RC ve paralel RLC empedanslarına benzeyen devreler elde edilmelidir. Şekil 3.5b’de önerilen süzgeç topolojisinden de görüleceği üzere, (3.3) ve (3.5) de verilen transfer fonksiyonu bağıntıları devrenin **b** ucu için yazılan düğüm denklemlerine dayanarak elde edilmemiştir. Bu durumda iki uçlu Y admitansının gerçek bir yüzen eleman olmasına gerek yoktur. Böylece Y elemanın aşağıdaki matrisle de gösterildiği gibi tek yönlü bir yüzen eleman olduğu söylenebilir.

$$\begin{bmatrix} I_a \\ I_b \end{bmatrix} = \begin{bmatrix} Y & -Y \\ Y_1 & Y_2 \end{bmatrix} \begin{bmatrix} V_a \\ V_b \end{bmatrix} \quad (3.6)$$

Burada Y istenen admitans fonksiyonu olmakla birlikte, Y_1 ve Y_2 herhangi iki fonksiyondur. Bu özellik ikinci derece salt aktif süzgeç devresinin gerçekleştirilmesini önemli ölçüde basitleştirmektedir.

Paralel RC ve tek yönlü yüzen paralel RLC devrelerinin salt MOS benzetimleri Şekil 3.6a ve 3.6b’de gösterilmektedir. Salt aktif süzgeç devrelerinin istenen devre fonksiyonlarını gerçekleştirebilmesi için şu koşulların sağlanması gerekmektedir: Şekil 3.6a için $R=1/g_{m2}$, $C=C_{gs2}$ ve Şekil 3.6b için de $R=1/g_{m2}$, $C=C_{gs2}$, $L=C_{gs3}/g_{m2}g_{m3}$ olmalıdır. Şekil 3.6b’deki devrede **b** ucu toprağa bağlandığında oluşan yapı, literatürde iyi bilinen topraklı bir endüktans benzetimi olmaktadır [29]. Bununla birlikte devrenin **b** ucunun toprak bağlantısı koparılırsa, devre tek yönlü yüzen bir endüktansa benzemektedir.

Şekil 3.5b’deki genel süzgeç topolojisine dayanarak ve Şekil 3.6a ve 3.6b’deki benzetimler kullanılarak salt aktif tümgeçiren birinci ve ikinci derece süzgeç yapıları elde edilebilir. Şekil 3.7a ve 3.7b’ den de görüleceği üzere bu devreler simetrik çıkışlı devrelerdir.



Şekil 3.6 : Pasif devrelerin salt MOS gerçeklemeleri. **(a)** Paralel bir RC devresinin benzetimi. **(b)** Paralel bir RLC devresinin tek yönlü yüzen benzetimi.

Böylece bu devreler bu yapıda çalışmanın da avantajını kullanmaktadırlar. Diğer bir avantaj da sadece NMOS transistörler kullanılarak gerçekleştirilen bu devreler geniş bir frekans bölgesinde çalışmaktadırlar.

$$\frac{V_{out}^+ - V_{out}^-}{V_{in}^+ - V_{in}^-} = T_1(s) = \frac{sC - (g_{m1} - g_{m2})}{sC + g_{m2}} \quad (3.7)$$

$$T_2(s) = \frac{s^2 - s \frac{(g_{m1} - g_{m2})}{C_{gs2}} + \frac{g_{m2}g_{m3}}{C_{gs2}C_{gs3}}}{s^2 + s \frac{g_{m2}}{C_{gs2}} + \frac{g_{m2}g_{m3}}{C_{gs2}C_{gs3}}} \quad (3.8)$$

Bütün transistörlerin doymada çalıştığı, M_{ia} ve M_{ib} olarak adlandırılan ilgili transistör çiftlerinin uyumunun mükemmel olduğu kabul edildiğinde, birinci ve ikinci derece tümgeçiren süzgeç fonksiyonları şu koşulda sağlanmaktadır:

$$g_{m1} = 2g_{m2} \quad (3.9)$$

Önerilen süzgeç devrelerindeki transistorların DC savak akımları her iki devre için kutuplama akımlarına bağlı olarak şöyle ifade edilebilir: $I_{D1a,b}=I_{01}$, $I_{D2,ab}=I_{02}$. Şekil 3.7b'deki ikinci derece yapıya ilişkin $I_{D3a,b}=I_{01}-I_{03}$ eşitliği de ilave olarak eklenebilir.

Transistorların iletkenlikleri $g_{mi} = \sqrt{\mu C_{ox} I_{Di} W/L}$ bağıntısıyla verilmektedir. $i=1,2$ olmak üzere $M_{ia,b}$ transistor çiftinin savak akımı I_{Di} olarak gösterilmektedir. Transistor çiftlerinin boyut oranları eşit olduğunda, her iki devre için akımlar arasındaki ilişki $I_{01}=4I_{02}$ şeklinde yazılabilir.

İkinci derece tümgeçiren devrenin rezonans frekansı ve değer katsayısı aşağıdaki gibi ifade edilebilir:

$$\omega_0 = \sqrt{\frac{g_{m2} g_{m3}}{C_{gs2} C_{gs3}}} \quad Q = \sqrt{\frac{C_{gs2} g_{m3}}{C_{gs3} g_{m2}}} \quad (3.10)$$


Transistorların iletkenlik bağıntılarından da anlaşılacağı üzere her iki süzgeç parametresi de I_{02} ve I_{03} kutuplama akımlarına bağlı olarak elektronik olarak ayarlanabilmektedir. $C_{gs2}=C_{gs3}$ ve $(W/L)_{2,ab}=(W/L)_{3,ab}$ durumunda kalite faktörü (Q), kutuplama akımlarına bağlı olarak aşağıdaki gibi ifade edilebilir:

$$Q^4 = \frac{I_{01} - I_{03}}{I_{02}} = 4 - \frac{I_{03}}{I_{02}} \quad (3.11)$$

I_{03} 'ün negatif olmayan değerleri için, Q 'nın değeri $\sqrt{2}$ ile sınırlanmaktadır. Bununla birlikte daha büyük Q değerli süzgeç devresi gerçekleştirmek için bu akım kaynağının yönü ters çevrilebilir, bu da I_{03} 'ün değerini negatif yapar.

Şunu belirtmek gerekir ki, önerilen devreler doğası gereği alçak frekans sınırlamalarına sahiptir. Süzgeçlerin çalışma frekansları g_m/C_{gs} ile orantılı olmasından dolayı, bu devrelerin alçak frekans bölgesinde çalışması için ya g_m değeri azaltılmalı yani MOS kutuplama akımının değeri düşürülmeli ya da C_{gs} 'nin değeri artırılmalıdır. Transistorları eşik altı bölgede çalışmaya sokacak şekilde MOS kutuplama akımlarının değerinin düşürülmesi, devrelerin çıkışında büyük THD'ye neden olabilir. Diğer taraftan da C_{gs} 'nin değerinin artırılması transistor boyutlarını büyütür ve süzgeç devresinin kırımlık üzerinde kaplayacağı alan da artmış olur.

Önerilen süzgeç devrelerine ilişkin alçak frekans sınırlamalarına getirilebilecek çözüm yöntemlerine ileride değinilecektir.



Şekil 3.7 : Önerilen salt aktif tümgeçiren süzgeç devreleri. **(a)** Birinci derece tümgeçiren süzgeç devresi. **(b)** İkinci derece tümgeçiren süzgeç devresi.

Sonuç olarak süzgeç devresinin temel parametrelerinin duyarlılıkları aşağıda gösterilmektedir:

$$S_{gm1}^{\omega 0} = S_{gm2}^{\omega 0} = -S_{Cgs1}^{\omega 0} = -S_{Cgs2}^{\omega 0} = 0.5 \quad \text{ve} \quad S_{Cgs2}^Q = S_{gm3}^Q = -S_{Cgs3}^Q = -S_{gm2}^Q = 0.5$$

Buradan da görüleceği üzere süzgeç devresine ait duyarlılıklar birden küçüktür.

3.3 İkinci Derece Etkiler

Bu bölümde gövde geçiş iletkenliğinin, geçit-savak kapasitesinin ve parazitik jonksiyon kapasitelerinin tümgeçiren süzgeç karakteristiklerine etkisi incelenmiştir. İkinci derece idealsizlikler Şekil 3.8’de küçük işaret modeliyle gösterilmektedir [64]. Şekil 3.7a’daki birinci derece tümgeçiren süzgecin rutin analizi sonucu aşağıdaki transfer fonksiyonu elde edilmektedir:

$$\frac{V_{out}^+ - V_{out}^-}{V_{in}^+ - V_{in}^-} = \frac{C_a}{C_b} \frac{s - \frac{g_{m1} - g_{m2}}{C_a}}{s + \frac{g_{m2}}{C_b}} \quad (3.12)$$

Burada $C_a = C_{gs2} + C_{gd1}$ ve $C_b = C_a + C_{db1} + C_{db2}$ olmaktadır.

Bu bağıntıdan kolayca görülmektedir ki, ikinci derece etkiler eşitlik (3.9) daki tümgeçiren şartının $g_{m1} = (2 - \frac{C_b - C_a}{C_b})g_{m2}$ şeklinde değiştirilmesi ile tümüyle giderilebilir. Ancak süzgeç devresinin birden daha düşük sabit bir genlik değeri olacağı belirtilmelidir. Ayrıca devre, gövde geçiş iletkenliğine g_{mb} duyarlı değildir.

Benzer bir analiz Şekil 3.7b’ deki devre için yapılırsa ideal olmayan ikinci derece transfer fonksiyonu aşağıdaki gibi olur:

$$\frac{V_{out}^+ - V_{out}^-}{V_{in}^+ - V_{in}^-} = K \frac{n(s)}{d(s)} \quad (3.13)$$


$$K = \frac{C_2}{C_2 + C_{p2} + \frac{C_1 C_{p1}}{C_1 + C_{p1}}} \approx \frac{C_2}{C_2 + C_{p2} + C_{p1}} \quad (3.13a)$$

$$n(s) = s^2 - s \left\{ \frac{(C_1 + C_{p1})g_{m1} - C_1 g_{m2} - C_2 g_{o2}}{(C_1 + C_{p1})C_2} \right\} + \frac{g_{m2}g_{m3} - g_{m1}g_{o2}}{(C_1 + C_{p1})C_2} \quad (3.13b)$$

$$d(s) = s^2 + s \left\{ \frac{C_1(g_{m2} + g_{mb3} + g_{o2}) + C_{p1}(g_{m3} + g_{mb3}) + (C_2 + C_{p2})g_{o2}}{(C_1 + C_{p1})(C_2 + C_{p2}) + C_1 C_{p1}} \right\} + \frac{g_{m2}g_{m3} + g_{o2}(g_{m3} + g_{mb3})}{(C_1 + C_{p1})(C_2 + C_{p2}) + C_1 C_{p1}}$$

ve $C_1 = C_{gs3} + C_{gd2}$, $C_2 = C_{gs2} + C_{gd1}$, $C_{p1} = C_{db2} + C_{gd3}$, $C_{p2} = C_{db1} + C_{sb3}$ ve g_{o2} , $M_{2a,b}$ ’nin savak ucundan görülen eşdeğer direncin iletkenliğidir. Burada C_1 ve C_2 büyük

oranda geit-kaynak kapasitelerinden oluřmaktadırdı ki; bu kapasitelerin deęerleri C_{p1} ve C_{p2} parazitik kapasitelerinden ok daha byktr.



řekil 3.8: MOS transistorun ikinci derece etkileri ieren kk iřaret eřdeęer devresi.

(3.13) ile gsterilen fonksiyondan da anlařılacaęı zere, ok alak frekanslarda szgecin genlięi ařaęıdaki gibi yazılabilir:

$$\left. \frac{V_{out}^+ - V_{out}^-}{V_{in}^+ - V_{in}^-} \right|_{s=0} = \frac{g_{m2}g_{m3} - g_{m2}g_{o2}}{g_{m2}g_{m3} + g_{o2}(g_{m3} + g_{mb3})} = \left(1 - \frac{g_{o2}}{g_{m3}}\right) \frac{A_{CL}}{1 + A_{CL}} \quad (3.14)$$

Burada $A_{CL} = \frac{g_{m2}}{g_{o2}} \frac{g_{m3}}{g_{m3} + g_{mb3}}$, $M_{2a,b}$ ve $M_{3a,b}$ transistorlarından oluřan evrim

kazancını gstermektedir. Buradan da grleceęi zere A_{CL} byk tutulduęu srece, szge genlięinin alak frekanslardaki sapması ok kk yapılabilir. A_{CL} , RLC tank devresindeki eřdeęer endktansın kalite faktrn belirlemektedir. İdeal durumda A_{CL} sonsuz olduęunda, eřdeęer eleman saf bir endktans olur ve alak frekanslarda szgecin giriř ve ıkıřı kısa devre olur. Bu zellikten dolayı szgecin genlięi alak frekanslarda bire ok yakın olur.

Eřitlik (3.14)' deki A_{CL} ' nin tanımından, $g_{mb3}=0$ olması iin M_3 'n tabanı kaynaęa baęlandıęında evrim kazancı artar. Bu durumda devrenin p-kuyu sreci kullanılarak gerekleřtirilmesi gerekir.

Dięer taraftan ok yksek frekanslarda szge genlięi ařaęıdaki gibi verilebilir:

$$\left. \frac{V_{out}^+ - V_{out}^-}{V_{in}^+ - V_{in}^-} \right|_{s \rightarrow \infty} = K \approx \frac{C_2}{C_2 + C_{p2} + C_{p1}} \quad (3.15)$$

Genlik deęerini bire yakın tutabilmek iin C_2 deęeri bytlebilir. Bunun iin de M_2 nin $W.L$ deęeri artırılabilir. Bu durumda C_2 kapasitesi ok yksek frekanslarda

süzgecin giriş ve çıkışında kısa devre olacaktır ki, bu durumda süzgeç bu frekans bölgesinde 1 değerine çok yakın olacaktır.

Sonuç olarak bu ikinci derece etkileri gidermek için Eşitlik (3.9)'da verilen tümgeçiren devre şartı aşağıdaki gibi değiştirilmelidir:

$$g_{m1} \approx \frac{C_2}{C_2 + C_{p2} + C_{p1}} \left\{ \frac{2C_1 g_{m2} + (C_1 + 2C_2) g_{o2} + C_{p1} g_{m3}}{C_1 + C_{p1}} \right\} \quad (3.16)$$


3.4 Benzetim ve Deneysel Sonuçlar

Önerilen süzgeç devrelerine ilişkin yapılan teorik çalışmayı doğrulamak adına bu devreler, standart CMOS 0.35 μ m p-kuyu işlem parametrelerini kullanan CADENCE tasarım ortamında Spectre benzetim programıyla simüle edilmiştir. Devrelerin tasarımında ± 1.65 V DC güç kaynağı kullanılmıştır. Şekil 3.7a ve 3.7b' de gösterilen tüm akım kaynakları CMOS basit akım aynaları ile gerçekleştirilmiştir.

Şekil 3.7a' da gösterilen birinci derece tümgeçiren süzgeç devresinde kutuplama akımı I_{02} , 10 μ A ve 40 μ A arasında değişmektedir. Tüm NMOS transistörlerin boyut oranları $W/L=12\mu\text{m}/3\mu\text{m}$ olacak şekilde ayarlanmıştır. Basit akım aynalarının gerçekleştirilmesinde kullanılan NMOS transistörler için $W/L=12\mu\text{m}/1.2\mu\text{m}$ ve PMOS transistörler için ise $W/L=25\mu\text{m}/1.2\mu\text{m}$ şeklinde seçilmiştir. Eşitlik (3.9)'da verilen birinci derece tümgeçiren devre şartını sağlamak için $I_{01}=4I_{02}$ olacak şekilde I_{01} ayarlanmıştır. $I_{02}=20\mu\text{A}$ için, birinci derece tümgeçiren süzgeç devresinde transistörlerin parazitik geçit-kaynak kapasitesi ve geçiş iletkenlikleri hesaplanmıştır. Buna göre $C_{gs1}=C_{gs2}=132$ fF, $g_{m1}=271 \mu\text{S}$ ve $g_{m2}=139 \mu\text{S}$ olarak bulunmuştur. Bu parametre değerleri kullanılarak eşitlik (3.7)'de verilen transfer fonksiyonunun kutup frekansı f_0 166MHz olarak elde edilmektedir.

Şekil 3.9'da verilen benzetim sonucuna göre de $I_{02}=20\mu\text{A}$ için kutup frekansı 150MHz olarak ölçülmektedir ki bu değer beklenen değere yakın bir sonuçtur. Benzetim sonuçlarından ayrıca I_{02} kutuplama akımının farklı değerleri için süzgeç kutbunun 105MHz ve 205MHz frekansları arasında değiştiği görülmektedir.

Şekil 3.7a daki birinci derece tümgeçiren süzgeç devresinin deneysel düzeneği CD4007 tümdevresi kullanılarak kurulmuştur. Kutuplama akımları $I_{01}=1\text{mA}$ ve $I_{02}=0.25\text{mA}$ olarak seçilmiştir.




Şekil 3.9 : Farklı kutuplama akımları için Şekil 3.7a’ daki birinci derece tümgeçiren süzgeç devresinin CADENCE benzetim programıyla elde edilen benzetim sonucu.

Bu değerlerle CD4007 tümdevresindeki NMOS transistorların iletkenlikleri sırasıyla $g_{m1}=1.1 \text{ mA/V}$ ve $g_{m2}=525 \text{ } \mu\text{A/V}$ olarak ve $M_{2a,b}$ olarak gösterilen transistorların C_{gs} kapasiteleri 11 pF olarak ölçülmüştür. İdeal karakteristiklerle beraber ölçüm sonucu elde edilen genlik ve faz karakteristikleri Şekil 3.10a ve 3.10b’ de gösterilmektedir. Eşitlik (3.7)’deki transfer fonksiyonunda parametre değerleri yerine konursa kutup frekansı f_0 , 7.55 MHz olarak bulunmaktadır.


Diğer taraftan deneysel sonuçlardan elde edilen kutup frekansı da 7 MHz olmaktadır. Görüldüğü üzere deneysel sonuçlar birinci derece salt aktif MOS devrenin beklentilere uygun çalıştığını göstermektedir.

Önerilen ikinci derece tümgeçiren süzgeç devresi için gerekli benzetimler aşağıdaki adımlar takip edilerek gerçekleştirilmiştir. I_{02} kutuplama akımı $10 \text{ } \mu\text{A}$ ve $40 \text{ } \mu\text{A}$ arasında değiştirilirken, I_{01} akımı da tümgeçiren devre şartı olan $I_{01}=4I_{02}$ eşitliğine uygun olarak seçilmiştir. Kalite faktörü $Q=1$ olacak şekilde I_{03} kutuplama akımı $I_{03}=3I_{02}$ eşitliğine uygun olarak ayarlanmıştır.

Bu devrede NMOS transistorların boyut oranı $W/L=12 \text{ } \mu\text{m}/3 \text{ } \mu\text{m}$ olacak şekilde ayarlanmıştır. Önerilen süzgeç devresinin faz ve genlik karakteristikleri Şekil 3.11a ve 3.11b’de gösterilmektedir.



(a)



(b)


Şekil 3.10: Birinci derece salt MOS tümgeçiren süzgecin deneysel sonuçları. **(a)** Genlik cevabı. **(b)** Faz cevabı.

Kutuplama akımı $I_{02}=20\mu A$ için transistorların parazitik C_{gs} kapasite ve geçiş iletkenlik değerleri $C_{gs2}=C_{gs3}=132fF$ ve $g_{m2}=g_{m3}=139\mu S$ olarak hesaplanmıştır. Bu değerler, (3.10)'daki bağıntıda yerine konduğunda devrenin doğal frekansı $f_0=168MHz$ olarak hesaplanmaktadır. Diğer taraftan Şekil 3.11'de gösterilen karakteristikten de görüleceği üzere, kutuplama akımı $I_{02}=20\mu A$ için süzgecin doğal frekansı 155MHz olarak elde edilmektedir. Bu değer teorik bağıntıyla elde edilen sonuçla uyumludur. Ayrıca benzetim sonuçlarından da görüleceği üzere devrenin doğal frekansı 100MHz den 220MHz' e kadar kutuplama akımlarına bağlı olarak ayarlanabilmektedir.

Şekil 3.7a ve 3.7b' de gösterilen her iki devredeki tüm transistorların savak/kaynak akımları süzgeç devresinin çıkış ucundan içeriye ya da dışarıya doğru akmaktadır. Bu yüzden savak akımlarının harmonikleri bu süzgeçlerin çıkış empedansları tarafından filtrelenmektedirler. Bu durum aşağıdaki eşitlikten de kolayca görülebilmektedir.

$$\frac{V_{out}^+ - V_{out}^-}{I_{D,j}} = Z_{out} = \frac{1}{Y} \quad (3.17)$$


Burada j , Şekil 3.7a ve 3.7b' deki ilgili transistorların indisini göstermektedir.



Şekil 3.11 : İkinci derece tümgeçiren süzgecin benzetim sonuçları. **(a)** Genlik cevabı. **(b)** Faz cevabı. (Tümgeçiren devre şartını sağlamak ve $Q=1$ için kutuplama akımları $I_{01}=4I_{02}$ and $I_{03}=3I_{02}$ olacak şekilde ayarlanmıştır.)

Şekil 3.7a'da gösterilen birinci derece tümgeçiren süzgeç için $Y=sC+G$ olduğundan dolayı, çıkış empedansı alçak geçiren karakteristiğe sahiptir. Benzer şekilde Şekil 3.7b' de gösterilen ikinci derece süzgeç için $Y=sC+G+1/sL$ olduğu için çıkış

empedansı bant geçiren türde karakteristik gösterecektir. Her iki durumda da çıkış empedansının genliği yüksek frekanslarda sıfır olma eğiliminde olacağından, lineer olmayan savak akımlarının yüksek dereceden harmonikleri baskılanarak, süzgeç çıkışlarındaki harmonikler azaltılmış olacaktır. Ayrıca önerilen devreler simetrik çıkışlı olduğundan, çift dereceli harmonikler iptal olacağından, süzgeçlerin lineer çalışma bölgesi genişlemiş olacaktır. Şekil 3.7a ve 3.7b’de önerilen süzgeç devreleri için, toplam harmonik bozulma CADENCE benzetim programı kullanılarak elde edilmiştir ve sonuçlar Şekil 3.12a ve 3.12b’de düz çizgilerle gösterilmektedir.





Şekil 3.12 : Önerilen salt MOS aktif süzgeçlerin THD analizi **(a)** Birinci derece tümgeçiren süzgeç. **(b)** ikinci derece tümgeçiren süzgeç (Düz çizgiler: Transistorların eş olduğu durum, Kesikli çizgiler: Transistor eşliğinin en kötü olduğu durum)

Bu sonuçlarla birlikte görülmektedir ki; giriş işaret seviyesi $180mV_{p-p}$ değeri için birinci derece tümgeçiren süzgeç çok düşük bir THD ($\approx 0.6\%$) göstermektedir. İkinci

derece tümgeçiren süzgeç devresi için ise THD (<1%) değeri, 80mVp-p giriş işaret seviyesinden daha düşük değerler için kabul edilebilir bir seviyede kalmaktadır.

Ayrıca bu çalışmada eleman uyumsuzluklarının süzgeç performansı üzerindeki etkisi de araştırılmıştır. Geniş bir benzetim performansı sonucunda, eleman uyumsuzluklarının yol açtığı etkinin THD değerini artırdığı sonucuna varılmıştır. Eleman uyumsuzluklarından doğan etkiyi belirlemek için Monte-Carlo analizi yapılmıştır.

Bu amaçla her iki tümgeçiren süzgeç devresinin 100 defa benzetimi yapılmıştır. Farklı işaret seviyeleri için çıkıştaki en büyük THD değerleri belirlenmiştir. Elde edilen sonuçlar kesikli çizgilerle Şekil 3.12a ve 3.12b’de gösterilmektedir.



Şekil 3.13 : Salt aktif bant durduran süzgecin genel topolojisi **(a)** Önerilen ikinci derece tümgeçiren süzgeç kullanılarak gerçekleştirilen ikinci derece bant durduran süzgeç. **(b)** Bant durduran süzgecin genlik cevabı.

Daha büyük elemanlar kullanılarak eleman uyumsuzluğunun etkisinin azaltılabilmesine rağmen, birinci derece ve ikinci derece tümgeçiren süzgeç devrelerinde sırasıyla $180mVp-p$ ve $80mVp-p$ giriş değerleri için, çıkış işaretindeki THD kabul edilebilir bir değerde ($<1.5\%$) olmaktadır.

Tümgeçiren süzgeç devreleri farklı türden süzgeç devrelerinin yapı blokları olarak da kullanılabilirler [41-43]. Buna bir örnek olarak, ikinci derece bant durduran bir süzgeç devresi verilebilir (Şekil 3.13a). Bu devrede ikinci derece tümgeçiren süzgeç devresi temel blok olarak kullanılmaktadır. Salt aktif bant durduran süzgeç devresi (3.18)'de gösterilen bağıntıya göre, önerilen ikinci derece tümgeçiren devre kullanılarak gerçekleştirilmektedir.

$$T_{notch}(s) = \frac{1 + T_{AP}(s)}{2} \quad (3.18)$$

Şekil 3.13'de gösterilen bu devrede, üç OTA' dan (işlemsel geçişiletkenliği kuvvetlendiricisi) oluşan yapı toplama devresi olarak kullanılmaktadır ve kesikli çizgilerle gösterilmektedir. OTA'lar tek çıkışlı tek katlı basit akım aynaları kullanılarak gerçekleştirilmektedir [65]. Bant durduran süzgeç devresinin çalışma frekansı 100MHz ve $Q=1$ olacak şekilde devre tasarımı yapılmıştır. Buna göre elde edilen genlik fonksiyonu karakteristiği Şekil 3.13b'de gösterilmektedir.

3.5 Salt Mosfet İkinci Derece Bant Geçiren ve Alçak Geçiren Süzgeç Devreleri


Salt MOS süzgeç devresini elde etmek için Şekil 3.14a'da verilen MOS küçük işaret modeli ele alınmaktadır. Bu modelde MOS transistörler doyma bölgesinde çalışmakta olup, gövde ve kaynak uçları birbirine bağlıdır. Dolayısıyla gövde geçiş iletkenliği g_{mb} , geçit-savak kapasitesi C_{gd} ve parazitik jonksiyon kapasiteleri C_{sb} ve C_{db} ihmal edilmektedir.

Önerilen salt MOS süzgeç devresi Şekil 3.14b'deki topolojiye dayanmaktadır. Devrenin rutin analizi sonucu aşağıdaki bağıntı elde edilmektedir.

$$\frac{V_{out}(s)}{V_{in}(s)} = \frac{-s g_{m1} / C}{s^2 + sG/C + 1/LC} \quad (3.19)$$

g_{m1} , M_1 transistörünün küçük işaret eşdeğer iletkenliğini göstermektedir. Dolayısıyla bu örnek devre ikinci derece bant geçiren süzgeç gerçekleştirmek için kullanılır. Salt

MOS süzgeç devresi gerçekleştirmek için Şekil 3.15a'da gösterilen endüktans benzetimi kullanılabilir [30]. Devre klasik olarak bir endüktans benzetimi olarak kullanılsa da eleman değerleri $R=1/g_{m2}$, $C=C_{gs2}$, $L=C_{gs3}/g_{m2}g_{m3}$ olan paralel bir RLC devresi gerçekleştirebilmektedir. Şekil 3.14b'de gösterilen devre yapısını dengeli hale çevirerek Şekil 3.15b'de gösterilen süzgeç devresi elde edilmektedir.




Şekil 3.14 : (a) Süzgeç devresinin sentezinde kullanılan basitleştirilmiş küçük işaret devre modeli. **(b)** Genel bant geçiren devre topolojisi.

Şunu belirtmek gerekir ki, MOS transistorun karesel davranışından dolayı asimetrik çıkışlı yapıdaki salt MOS süzgeç devresi yüksek distorsiyon gösterir. Bundan dolayı simetrik çıkışlı süzgeç devresinin lineer çalışma için uygun olduğunu söylemek mümkündür. Şekil 3.15b'de gösterilen devrenin rutin analizi sonucu elde edilen bağıntı (3.20) ile gösterilmektedir.

$$\frac{V_{out}^+ - V_{out}^-}{V_{in}^+ - V_{in}^-} = \frac{-s \frac{g_{m1}}{C_{gs2}}}{s^2 + s \frac{g_{m2}}{C_{gs2}} + \frac{g_{m2}g_{m3}}{C_{gs2}C_{gs3}}} \quad (3.20)$$

İkinci derece bant geçiren süzgeç devresi için merkez frekansı ve değer katsayısı aşağıdaki gibi ifade edilebilir:

$$\omega_0 = \sqrt{\frac{g_{m2}g_{m3}}{C_{gs2}C_{gs3}}}, \quad Q = \sqrt{\frac{C_{gs2}g_{m3}}{C_{gs3}g_{m2}}} \quad (3.21)$$



Şekil 3.15 : (a) Paralel bir *RLC* devresinin salt MOS benzetimi. **(b)** Önerilen ikinci derece bant geçiren/alçak geçiren süzgeç devresi.

Ayrıca belirtmek gerekir ki önerilen devre alçak geçiren süzgeç karakteristiğini de sağlamaktadır. Eğer M_{3a} ve M_{3b} transistorlarının savak akımları devrenin çıkışı olarak alınırsa aşağıdaki fonksiyon elde edilmektedir.

$$\frac{I_{out}^+ - I_{out}^-}{V_{in}^+ - V_{in}^-} = \frac{1}{g_{m3}} \frac{\frac{g_{m2}g_{m3}}{C_{gs2}C_{gs3}}}{s^2 + s \frac{g_{m2}}{C_{gs2}} + \frac{g_{m2}g_{m3}}{C_{gs2}C_{gs3}}} \quad (3.22)$$

Şekil 3.15b'deki çok fonksiyonlu süzgeç devresi aynı anda ikinciden bant geçiren ve alçak geçiren süzgeç karakteristiklerini sağlamaktadır.

3.6 Devrenin İdealsizlık Etkilerinin İncelenmesi

Bu kısımda gövde geçiş iletkenliği, geçit-savak kapasitesi ve parazitik jonksiyon kapasitelerinin süzgeç performansı üzerindeki etkisi incelenmiştir. Tüm ikinci derece idealsizlikler dikkate alındığında, Şekil 3.15b'deki süzgeç devresinin rutin analizi sonucunda aşağıdaki transfer fonksiyonu elde edilmektedir.

$$T(s) = \frac{-s \frac{g_{m1}}{C_{gs2}} \frac{(1+n)}{(1+C_{db2}/C_{gs1,2})}}{s^2 + s \frac{g_{m2}}{C_{gs2}} \frac{(1+kQ^2)}{(1+C_{db2}/C_{gs1,2})} + \frac{g_{m2}g_{m3}}{C_{gs2}C_{gs3}} \frac{1}{(1+C_{db2}/C_{gs1,2})}} \quad (3.23)$$

Burada $C_{gs1,2}=C_{gs1}C_{gs2}/(C_{gs1}+C_{gs2})$, $k=C_{db2}/C_{gs2}$ ve $n=C_{db2}/C_{gs3}$.

Bu durumda elde edilen süzgeç parametreleri şöyle olur:

$$\hat{\omega}_0 = \omega_0 \sqrt{\frac{1}{1+C_{db2}/C_{gs1,2}}}, \quad \hat{Q} = Q \frac{\sqrt{1+C_{db2}/C_{gs1,2}}}{1+kQ^2} \quad (3.24)$$


Bu sonuçlar da göstermektedir ki, C_{db} jonksiyon kapasitesinin M_2 transistorunun geçit kapasitesine oranı küçük kaldığı sürece idealsizlık etkisi küçük olacaktır. Bu sonuçtan hareketle, M_{2a} ve M_{2b} transistor çiftleri için uzun kanal boyu kullanılarak bu etkiler minimuma indirgenebilir. Bununla birlikte değer katsayısı, Q^2 ile ters orantılıdır. Buradan da anlaşılacağı üzere bant geçiren karakteristiğin bantgenişliği ilk tasarlanan devredeki değerden daha büyük olacaktır.

3.7 Benzetim Sonuçları


Bu kısımda önerilen çok fonksiyonlu süzgeç devresinin benzetim sonuçları verilmiştir. Bu sonuçlar için 0.35μ standart p-well CMOS prosesi kullanılmaktadır. Kutuplama akımlarının değeri $I_{01}=10\mu A$, $I_{02}=20\mu A$ ve $I_{03}=10\mu A$ ve transistor boyutları oranı $(W/L)_{1a,b}=12\mu/1\mu$ ve $(W/L)_{2a,b}=(W/L)_{3a,b}=72\mu/4\mu$ dir.

Şunu belirtmek gerekir ki, bir önceki kısımda bahsedildiği üzere, C_{db2} kapasitesinin etkisini azaltmak için M_{2a} ve M_{2b} transistor çiftlerinin boyutları büyük seçilmiştir. Buna göre transistorların geçiş iletkenlikleri $g_{m1}=472\mu S$ ve $g_{m2}=174\mu S$, geçit kapasiteleri ise $C_{gs2}=C_{gs3}=1$ pF olmaktadır. Şekil 3.15b'de gösterilen akım aynaları

basit akım aynalarıyla gerçekleştirilmektedir.



(a)




(b)

Şekil 3.16 : Önerilen süzgeç devresinin benzetim sonuçları. **(a)** Normalize bant geçiren süzgeç cevabı. **(b)** Normalize alçak geçiren süzgeç cevabı.

Buna göre elde edilen sonuçlar Şekil 3.16’da gösterilmektedir. Bu sonuçlara göre bant geçiren süzgecin merkez frekansı 45MHz olarak ölçülmektedir. Bununla birlikte süzgecin değer katsayısı tasarlanan değerden daha düşük olmuştur. Bunun nedeni de idealsizlik etkilerinden kaynaklanmaktadır ki, bu durum bir önceki kısımda anlatılmıştır.

Süzgeç devresinin elektronik olarak ayarlanabilirliğini göstermek için I_{02} kutuplama akımı 50 μ A’ den 150 μ A’e kadar değiştirilerek devrenin benzetimi yapılmıştır (Bu esnada diğer akım kaynakları sabit kalmaktadır). Benzetim sonuçları Şekil 3.17’de

gösterilmektedir. Buradan da görüleceği üzere süzgecin merkez frekansı 40MHz'den 75MHz'e kadar değişmektedir.



Şekil 3.17 : Normalize bant geçiren süzgeç çıkışı.

4. DÜŞÜK FREKANSLI ÇALIŞMAYA UYGUN SALT MOSFET SÜZGEÇLERİN TASARIMI

Kapasite ya da endüktans gibi herhangi bir harici pasif eleman ihtiva etmeyen, buna karşın dinamik eleman olarak MOS transistorların iç kapasitelerinin kullanıldığı süzgeçler, salt MOSFET süzgeç devreleri olarak adlandırılmaktadır. Bu türden süzgeç devrelerine son on yılda önemli bir ilgi olmuştur [29-36]. Bu devrelerin tümdevre gerçeklemeleri dikkate alındığında aşağıdaki avantajlara sahip olduğu görülmektedir: i) Kırmık üzerinde kapladıkları alan düşüktür. Bunun nedeni MOS transistor iç kapasitelerinin standart metal-plaka kapasitelere göre daha yüksek kapasite yoğunluğu sağlamasıdır [63]. ii) Bu devrelerde yüksek frekans performansı, sentez işlemi aşamasında en önemli iç kapasitelerden olan geçit kapasitesi dikkate alındığı için, çok iyidir. iii) Bu tür süzgeçlerin zaman sabitleri elektronik olarak kolaylıkla ayarlanabilir şekilde gerçekleştirilebilir.

Bununla beraber belirtmek gerekir ki, salt MOSFET süzgeçler doğası gereği alçak frekans sınırlamasına sahiptir. Zira süzgecin çalışma frekansı g_m/C_{gs} ile orantılı olmasından dolayı, bu devrenin alçak frekans bölgesinde çalışması için ya g_m değeri azaltılmalı yani MOS kutuplama akımının değeri düşürülmeli ya da C_{gs} 'nin değeri artırılmalıdır. Transistorları eşik altı bölgede çalışmaya sokacak şekilde MOS kutuplama akımlarının değerinin düşürülmesi, devrenin istenmeyen doğrusal olmayan davranış göstermesine neden olur. Diğer taraftan da C_{gs} 'nin değerinin artırılması transistor boyutlarını büyütür ve süzgeç devresinin kırmık üzerinde kaplayacağı alanın artmasına neden olur.


Bu probleme çözüm getirmek amacıyla, süzgeç devrelerinin nispeten daha alçak frekans bölgesinde çalışması için iki yöntem önerilmektedir:

- i) Çapraz bağlı MOS transistorlar kullanarak negatif dirençlerle transistorların g_m değerlerinin mümkün olduğunca küçültülmesi.
- ii) Aktif kapasite çarpıcı devresi kullanarak C_{gs} kapasitesinden kaynaklanan eşdeğer kapasitenin değerinin mümkün olduğunca artırılması.

Bu çalışmada salt MOSFET birinci dereceden tümgeçiren ve salt MOSFET ikinci dereceden bant geçiren süzgeç devrelerinin yukarıdaki iki teknik kullanılarak çalışma bölgelerinin nispeten daha alçak frekans bölgesine doğru genişletilmesi sağlanmıştır. Bu amaçla iyileştirilen salt MOSFET süzgeç devrelerine ait benzetim sonuçları da CADENCE tasarım ortamında Spectre benzetim programı kullanılarak elde edilmiştir.

4.1 Yöntem 1: Çapraz Bağlı Transistor Çiftlerinin Eklenmesine Dayalı Yöntem

Şekil 4.1’de açıklanan bu yöntem, verilen devreye çapraz bağlı transistor çiftlerinin eklenmesine dayanmaktadır. Bu yöntemin kullanılabilmesi için ilk bakışta ele alınan devrenin simetrik yapıda olması gerekmektedir.



Şekil 4.1 : Salt MOS süzgeçlerin alçak frekans bölgesinde çalışması için önerilen teknik.


Şekil 4.1’de gösterilen devrenin M_{ja} , M_{jb} transistorleri devrede yokken simetrik çalışan bir devre olduğu, bir başka deyişle $V_{di+} + V_{di-} = 0$ ($i=1,2,3$) şartının sağlandığı düşünülmektedir. Devrede transistor çiftleri M_{ia} ve M_{ib} ’nin eşleşmesinin mükemmel olduğu kabul edilmektedir. Devreye M_{ja} ve M_{jb} transistorleri eklenirse, $(W/L)_{Mja} = K(W/L)_{Mia}$ ve $(W/L)_{Mjb} = K(W/L)_{Mib}$ şartı sağlanırsa M_{ia} - M_{ib} transistor çiftinin geçiş iletkenliği (gm_i) yeni durumda şöyle olur:

$$\hat{gm}_i = gm_i(1 - K) \quad (4.1)$$

Burada K katsayısı, değeri 1’den küçük ve negatif olmayan parametredir. Bu yöntemle kutuplama akımlarının değeri değişmeden, çok düşük değerli geçiş iletkenliği elde etmek mümkündür. Bu özellik düşük frekanslı süzgeç tasarımında aşağıda verilen örnekte görüleceği gibi son derece yararlıdır.

4.1.1 Önerilen yöntemin salt MOSFET süzgeç devrelerine uygulanması

4.1.1.1 Devre-1: Birinci derece salt MOSFET tümgeçiren süzgeç devresi



Şekil 4.2 : (a) Salt aktif birinci derece süzgeç devresi. (b) Çapraz bağlı MOS transistorlar kullanılarak elde edilen birinci derece tümgeçiren süzgeç devresi.

Yukarıda kısaca açıklanan bu yöntem, Şekil 4.2a’da gösterilen devreye uygulanmış ve Şekil 4.2b’deki devre elde edilmiştir. Görüldüğü gibi devreye iki adet transistor çifti eklenmiş olup, bunların boyut oranları K seçilirse elde edilen yeni devrenin transfer fonksiyonu aşağıdaki gibidir:

$$\frac{V_{out}^+ - V_{out}^-}{V_{in}^+ - V_{in}^-} = \frac{sC_{gs}(1+K) - (g_{m1} - g_{m2})(1-K)}{sC_{gs}(1+K) + g_{m2}(1-K)} \quad (4.2)$$

Şekil 4.2b'deki transistor elemanlarının geçiş iletkenlik değerlerine bağlı olarak K parametresi aşağıdaki gibi verilir:


$$K = g_{m3}/g_{m2} = g_{m4}/g_{m1} \quad (4.3)$$

M_{ja} ve M_{jb} transistor çiftlerinin çapraz bağlanması ve $g_{m1}=g_{m2}$ şartının sağlanmasıyla, bu teknik kullanılarak elde edilen yeni kutup frekansı şöyle olur:

$$f_p = \frac{g_{m2}(1-K)}{2\pi C_{gs}(1+K)} \quad (4.4)$$

4.1.1.2 Devre-2: İkinci derece salt MOSFET bantgeçiren süzgeç devresi

Önerilen yöntemin esnekliğini göstermek amacıyla farklı bir süzgeç devresi ele alınmış ve bu devre düşük frekanslı çalışmaya uygun hale getirilmiştir. Ele alınan ve literatürde bilinen salt aktif endüktans eşdeğerine dayalı bant geçiren bu devre Şekil 4.3'de gösterilmektedir [31].



Şekil 4.3 : Aktif endüktansa dayalı bant geçiren süzgeç devresi [31].

Bu süzgeç devresinin rezonans frekansı (4.5) bağıntısıyla verilmektedir:

$$\omega_0 = \frac{1}{\sqrt{LC}} \quad L = \frac{2C_{gs3}}{g_m g_{m3}} \quad (4.5)$$

$$g_{m1} = g_{m2} = g_m \quad C = \frac{C_{gs1}}{2} = \frac{C_{gs2}}{2} \quad (4.6)$$

4.1.1.3 Devre-3: İkinci derece salt MOSFET bantgeçiren süzgeç devresi

Kısım 4.1’de verilen yöntemin esnekliğini göstermek amacıyla bu alt bölümde yöntem-1 farklı bir devreye uygulanmıştır. Bu doğrultuda Şekil 4.4a’daki devre ele alınmış ve bu yöntemin uygulanmasıyla Şekil 4.4b’deki devre elde edilmiştir. Bu devrede çapraz bağlı NMOS elemanlar yöntem-1 uyarınca devreye eklenmiştir. Ayrıca akım aynaları da, devrenin çıkış uçlarındaki toplam akımın uygun şekilde değişmesi için çapraz bağlanmıştır.

İyileştirilen devrenin rutin analizi sonucu elde edilen transfer fonksiyonu aşağıdaki gibi verilebilir:

$$\frac{V_{out}^+ - V_{out}^-}{V_{in}^+ - V_{in}^-} = \frac{-s \frac{g_{m1}(1-K)}{C_{gs2}}}{s^2 + s \frac{g_{m2}(1-K)}{C_{gs2}} + \frac{g_{m2}g_{m3}(1-K)^2}{C_{gs2}C_{gs3}}} \quad (4.7)$$


Buradan da görülmektedir ki, devrenin çalışma frekansı $\hat{\omega}_0 = \omega_0(1-K)$ olarak değişmiştir. Burada dikkat edilmesi gereken husus, devrenin değer katsayısı bu değişiklikten etkilenmemektedir.

Bununla birlikte paydadaki fark teriminden dolayı süzgecin merkez frekansının K ’ya göre duyarlılığı kritik olabilir. Devrenin merkez frekansının bu parametreye göre duyarlılığı aşağıdaki gibi verilebilir:


$$S_K^{\omega_0} = \frac{-K}{1-K} \quad (4.8)$$

Bu bağıntıdan görüleceği üzere K parametresinin alabileceği değer, süzgecin duyarlılık başarımı ile sınırlıdır. İyileştirilen devrenin Monte Carlo analizi sonucuna göre, K parametresinin değerinin 0.9’dan küçük seçildiği durumda devrenin duyarlılığı kabul edilebilir sınırlar içinde kalmaktadır.

parametre değerleri kullanılarak eşitlik (4.4) de verilen transfer fonksiyonunun kutup frekansı 9.4MHz olarak elde edilmektedir. Şekil 4.5’de verilen benzetim sonucuna göre de $I_{02}=10\mu A$ için kutup frekansı 9.5MHz olarak ölçülmektedir ki bu değer, teorik incelemelerden elde edilen beklenen değere çok yakındır.



(a)




(b)

Şekil 4.5 : (a) Birinci derece tümgeçiren devrenin faz cevabı. (b) Birinci derece tümgeçiren devrenin genlik cevabı. (— temel devre, ----- iyileştirilen devre)

Farklı K değerleri için elde edilen kutup frekansları Şekil 4.6’da gösterilmektedir. Şekilden de görüleceği üzere K ’nın değeri 1’e yaklaştıkça süzgecin duyarlılığı büyümektedir. Süzgecin duyarlık performansını belirlemek için Monte-Carlo analizi yapılmıştır. Bunun için tümgeçiren süzgeç devresinin 100 defa benzetimi yapılarak, süzgeç kutbunun maksimum ve minimum değerleri elde edilmiştir. Bu değerler


şekilde kesikli çizgilerle gösterilmektedir. Bu sonuçlardan da görülmektedir ki, $K=0.96$ değeri için, süzgeç kutbunun değerindeki sapma %5 ‘den daha küçük kalmaktadır. Bu da kabul edilebilir bir değerdir.




Şekil 4.6 : Eleman parametrelerindeki uyumsuzluklar dikkate alınarak yapılan Monte Carlo analizi sonucu elde edilen süzgeç kesim frekansının değeri aralığı ve bunun K parametresi ile değişimi (Kesikli çizgilerle değeri aralığı, düz çizgilerle nominal değeri gösterilmektedir.)

Yukarıda anlatılan bu teknik salt MOS tümgeçiren süzgeç devresine uygulandığı gibi, bant geçiren süzgeç devresine de aynı şekilde uygulanmıştır. Önerilen süzgeç devrelerine ilişkin yapılan teorik çalışmayı doğrulamak adına bu devreler, standart CMOS 0.35 μ m p-kuyu işlem parametrelerini kullanan CADENCE tasarım ortamında Spectre benzetim programıyla simüle edilmiştir. Devrelerin tasarımında $\pm 1.65V$ DC güç kaynağı kullanılmıştır. Şekil 4.3'te gösterilen tüm akım kaynakları CMOS basit akım aynaları ile gerçekleştirilmiştir. NMOS transistorların boyut oranları $W/L=30\mu m/1\mu m$ olarak ayarlanmıştır. Bu parametre değerleri kullanılarak rezonans frekansı f_0 , 446MHz olarak elde edilmektedir. Transistor boyutlarının oranı $K=0.85$ olacak şekilde, çapraz bağlı MOS transistor çiftleri kullanıldıktan sonra rezonans frekansı 24MHz olarak ölçülmektedir ki, bu değer beklenen değere çok yakın bir sonuçtur.

Şekil 4.7'den de görüleceği üzere, süzgeç devresinin alçak frekans bölgesindeki bastırması, beklenenden düşük kalmaktadır. Devrenin ayrıntılı analizi sonucu bunun nedeni; Şekil 4.3'de görülen C_{gs3} kapasitesinin yüksek empedanslı bir düğüme bağlı olması ve bu düğümün eşdeğer direncinin pratikte sonsuz olmamasıdır. Bu durum M_{1p} ve M_{1n} elemanlarının kaskot yapılarla değiştirilmesi ve kaskot akım aynalarının kullanılmasıyla giderilebilir.




Şekil 4.7 : Bant geçiren süzgeç devresinin genlik cevabı.(----- iyileştirilen devre, ——— temel devre)



Şekil 4.8 : Bant geçiren süzgeç ve iyileştirilen bant geçiren süzgeç devrelerinin benzetim sonuçları. (——— iyileştirilen devre, ----- temel devre)

Yukarıda anlatılan bu yaklaşımın esnekliğini göstermek için Şekil 4.4a ve 4.4b'deki devrelerin aynı kutuplama şartları altında ve aynı transistor boyutlarıyla benzetimi yapılmıştır. $K=0.8$ alınarak Şekil 4.8'de gösterilen benzetim sonuçları elde edilmiştir. Buna göre aynı boyutlu transistorlar kullanılmasına rağmen devrenin merkez frekansının 128 MHz'den 27 MHz'e düştüğü görülmüştür.

4.2 Yöntem 2: Düşük İntegrasyon Frekansının Kapasite Çarpıcıyla Gerçeklenmesi



Şekil 4.9 : (a) Önerilen kapasite çarpım tekniğinin kavramsal devresi. (b) Verilen simetrik alt devre. (c) Önerilen yöntemle elde edilen simetrik alt devre.

Salt MOSFET süzgeç devrelerinin alçak frekans sınırlamalarına çözüm amacıyla ikinci bir yöntem olarak, kapasite çarpıcı devrelerin kullanılması önerilmektedir. Bu yöntemi açıklamak amacıyla, Şekil 4.9a'da eşdeğer kapasite çarpıcı işlevini gören basit bir devre verilmiştir. Bu devrede CCII- ikinci kuşak akım taşıyıcı olup, tanım bağıntısı aşağıdaki gibidir:

$$i_y=0, v_x=v_y, i_z=-K_c i_x, \quad (4.9)$$

Literatürde standart akım taşıyıcıların tanım bağıntılarında K_c ile gösterilen parametrenin değeri bir olmakla beraber, önerilen bu devrede birden büyük alınmalıdır. Bu durumda devrenin girişinden görülen eşdeğer kapasitenin değeri:


$$C_{eş} = K_c C \quad (4.10)$$

olmaktadır.

Görüldüğü gibi, $K_c > 1$ için önerilen bu devre, kapasite çarpıcı olarak çalışmaktadır.

K_c parametresi birden büyük olarak kolaylıkla gerçekleştirilebilmektedir. Örneğin Şekil 4.10'da verilen translineer akım taşıyıcısında (M_1, M_2) ve (M_{11}, M_{12}) transistor çiftlerinin boyut oranları K_c olarak seçilirse, Şekil 4.10'daki devre (4.9) bağıntısındaki denklemlerle modellenenebilir [66].

Yukarıda anlatılan bu teknik, Şekil 4.9b'de simetrik olduğu düşünülen bir devredeki transistor çiftlerinin geçit kapasitelerinin değerini artırmak için kullanılabilir. Bu amaçla Şekil 4.9b'de görülen devreyi, Şekil 4.9c'deki gibi değiştirmek yeterli olacaktır.



Şekil 4.10 : CCII- 'nin CMOS gerçeeklemesi [66].


Bu devrede kullanılan CCII- elemanları geçit kapasitelerinin akımlarını sezip, bunları $d_2^+(d_2^-)$ ucuna K_c değeri kadar büyütürerek aktarmaktadırlar. Bu durumda d_2 uçlarından görülen kapasitenin değeri aşağıdaki gibi verilmektedir:

$$\frac{I_C^+ - I_C^-}{V_{d2}^+ - V_{d2}^-} = sC_{gs} K_c \quad (4.11)$$

$$\frac{V_{out}^+ - V_{out}^-}{V_{in}^+ - V_{in}^-} = \frac{s K_c C_{gs2} - (g_{m1} - g_{m2})}{s K_c C_{gs2} + g_{m2}} \quad (4.12)$$

Transfer fonksiyonundan da görüleceği üzere $g_{m1}=2g_{m2}$ şartının sağlanması durumunda birinci derece tümgeçiren süzgeç devresi gerçekleştirilmiş olur. Böylece süzgeç devresinin kutup frekansı, K_c kadar alçak frekans bölgesine doğru kaydırılmış olur.

Şekil 4.11’de gösterilen devredeki kutuplama akımları $I_{01}=39\mu A$ ve $I_{02}=10\mu A$ olarak alınmış ve transistor boyut oranları da $(W/L)_{1a,b}=(W/L)_{2a,b}=12\mu m/3\mu m$ olarak ayarlanmıştır. Akım kazancı K_c ise, çıkıştaki transistorların uygun tasarımıyla $K_c=5$ olacak şekilde ayarlanmıştır.



102

frekansı 21MHz olarak ölçülmüştür. Bu da göstermektedir ki yeni durumda kutup frekansı, önceki devrenin beşte bir değerine düşmüştür. Bu sonuç da teorik olarak beklenen sonuca çok yakındır.

Bununla birlikte, kısım 4.1 de anlatılan çapraz bağlı MOS transistor çiftlerinin de devreye eklenmesiyle yani hem yöntem-1 ve hem de yöntem-2'nin uygulanmasıyla elde edilen devrenin transfer fonksiyonu (4.13) bağıntısıyla verilmektedir.


$$\frac{V_{out}^+ - V_{out}^-}{V_{in}^+ - V_{in}^-} = \frac{s K_c C_{gs2} (1 + K) - (g_{m1} - g_{m2})(1 - K)}{s K_c C_{gs2} (1 + K) + g_{m2} (1 - K)} \quad (4.13)$$

Burada $K = g_{m3}/g_{m2} = g_{m4}/g_{m1}$ olarak tanımlanmaktadır. K_c aynı şekilde CCII'nın akım kazancı olarak ifade edilmektedir. (4.13) bağıntısına göre birinci dereceden tümgeçiren süzgeç devresinin kutup frekansı aşağıdaki gibi elde edilmektedir:

$$f_p = \frac{g_{m2} (1 - K)}{2\pi K_c C_{gs2} (1 + K)} \quad (4.14)$$

Burada $K=0.8$ ve $K_c=5$ olacak şekilde devre tasarımı yapıldığında elde edilen faz karakteristiği Şekil 4.12'de gösterilmektedir. Bu durumda devrenin kutup frekansı 3MHz olarak elde edilmiştir.

Bu sonuçlar da göstermektedir ki, birinci dereceden tümgeçiren süzgeç devresine her iki yöntemin de uygulanmasıyla kutup frekansı 106MHz'den 3MHz'e düşmüştür.




Şekil 4.12 : Salt MOSFET tümgeçiren süzgeç devresinin faz cevabı. (sürekli çizgi: temel devrenin cevabı, noktalı çizgi: sadece ikinci yöntemin uygulanmasıyla elde edilen cevap, kesikli çizgi: her iki yöntemin uygulanmasıyla elde edilen cevap)

Burada şunu belirtmek gerekir ki, her iki teknik kullanılarak kutup frekansının bir buçuk dekattan daha fazla bir değere düşmesi sağlanmıştır. MOS transistorun parazitik geçit kapasitesinin değerinin 130 fF olarak ölçüldüğü dikkate alındığında, önerilen bu yöntemler sayesinde devrenin kapladığı alan açısından çok büyük bir tasarruf sağladığı açıktır.

Ayrıca bu çalışmada önerilen salt MOSFET süzgeç devresinin lineer çalışma aralığını belirlemek için Spetre benzetim programıyla analizi yapılmıştır.

Bu amaçla her farklı giriş genlik seviyeleri için devrenin Monte-Carlo analizi yapılmış ve çıkış işaretindeki en büyük THD değerleri belirlenmiştir. Buna göre 60mV_{p-p} giriş genlik değeri ve 3MHz giriş işareti için transistor boyutlarındaki sapmanın en büyük olduğu durumda dahi çıkıştaki toplam THD 1.5%'dan küçük kalmaktadır. Bu da kabul edilebilir bir değerdir.




Şekil 4.13 : Her iki yöntemin kullanılmasıyla elde edilen iyileştirilmiş devrenin çıkışındaki THD değerleri (@3MHz).

4.3 Elde Edilen Devrelerin Serimleri ve Serim Sonrası Benzetimleri


Önerilen yöntemlerin yararını göstermek amacıyla bu alt bölümde elde edilen devrelerin serimleri çizilmiş, bunların tümdevre üzerinde kapladığı alan hesaplanmış ve karşılaştırılmıştır. Bu doğrultuda devrelerin serimleri ams 0,35µm CMOS prosesinde çizilmiştir.

İlk olarak Şekil 4.2a'da gösterilen temel devre kesim frekansı 37MHz olacak şekilde tasarlanmış ve Şekil 4.14a'daki serim elde edilmiştir. Devrenin salt aktif yapıda olması için boyut oranı 80µm/4µm ve 20µm/4µm olan büyük transistorlar

kullanılmıştır. Devrenin tümdevre üzerinde kaplandığı alan $4100\mu\text{m}^2$ olarak belirlenmiştir.



(a)




(b)

Şekil 4.14 : (a) Salt aktif birinci dereceden tümgeçiren devrenin serimi ($f_0=37\text{MHz}$).
(b) Harici kapasiteler kullanılarak gerçekleştirilen tümgeçiren devrenin serimi ($f_0=37\text{MHz}$).

Salt aktif süzgeç tasarımının yararını göstermek amacıyla aynı temel devre, bu sefer küçük boyutlu transistörler ve harici kapasiteler kullanılarak, kesim frekansı 37 MHz olacak şekilde yeniden tasarlanmıştır. İlk tasarımdaki boyut oranları $80\mu\text{m}/4\mu\text{m}$ olan

transistorlar, boyut oranları $16\mu\text{m}/0.8\mu\text{m}$ olacak şekilde değiştirilmiş ve devreye harici olarak 1.2 pf değerinde kapasiteler bağlanmıştır. Burada dikkat edilmesi gereken husus, transistorların boyut oranları aynı kaldığından, transistorların g_m değerleri değişmeyip, devrenin aynı kutuplama şartları altında aynı güç sarfiyatına sahip olmasıdır. Bununla birlikte devrenin kapladığı alan da $7000\mu\text{m}^2$ olarak ölçülmüştür.


Yukarıda serimleri verilen her iki devrenin serim sonrası benzetim sonuçları Şekil 4.15’de gösterilmektedir. Benzetim sonuçlarından da görüleceği üzere devreler uygun olarak çalışmaktadır.




Şekil 4.15 : Salt aktif MOSFET ve harici kapasiteli MOS-C süzgeçlerin serim sonrası benzetim sonuçları.

Görüldüğü gibi salt aktif gerçekleştirmeyle çizilen devrenin alanı harici kapasiteyle gerçekleştirilen devreye göre %40 oranında daha düşüktür. Bu durum transistorların geçit kapasitelerinin daha yüksek birim kapasite değerine sahip olmasından kaynaklanmaktadır.

Düşük frekanslı çalışmaya uygun devreler elde etmek için önerilen yöntemin yararını göstermek amacıyla bu sefer temel süzgeç devresi kesim frekansı 4MHz olacak şekilde yeniden tasarlanmıştır. Bu amaçla devre Yöntem-1 uyarınca iyileştirilmiş ve 4MHz’lik kesim frekansı elde etmek için devrede kullanılan çapraz bağlı transistorlar $K=0.75$ ’i sağlayacak şekilde boyutlandırılmıştır.



(a)



(b)


Şekil 4.16 : (a) Çapraz bağlı MOS transistorlar kullanılarak elde edilen birinci derece tümgeçiren devrenin serimi ($f_0=4\text{MHz}$). (b) Harici kapasiteler kullanılarak gerçekleştirilen düşük frekanslı birinci derece tümgeçiren devrenin serimi ($f_0=4\text{MHz}$).

Devrelerin Şekil 4.16'da verilen serimleri, Şekil 4.17'de verilen benzetim sonuçlarıyla doğrulanmıştır. Şekil 4.16a'da verilen devrenin kırmık üzerinde kapladığı alan $6100 \mu\text{m}^2$ olarak belirlenmiştir. Buradan Yöntem-1'in uygulanmasıyla Şekil 4.14a'daki devreye göre kırmık üzerinde sadece %45 lik bir alan kaybına rağmen, kesim frekansında neredeyse 1 dekatlık bir düşüş sağlanmaktadır. Yöntem-1'in etkinliği ve kolay uygulanabilirliği bu şekilde gösterilmektedir.

Son olarak salt aktif süzgeçlerin harici kapasite kullanılarak gerçekleştirilen süzgeçlere göre sağladığı avantajı daha çarpıcı bir şekilde ortaya koymak için kesim

frekansı 4MHz olan süzgeç devresi bu sefer harici kapasiteler kullanılarak tasarlanmıştır. Şekil 4.2a'da verilen temel devreye 9 pF'lık kapasitelerin uygun şekilde eklenmesiyle, eleman boyutları ve devrenin kutuplamasının aynı kalacak şekilde seçilmesiyle, kutup frekansı 4 MHz olan süzgeç devresi yeniden tasarlanmıştır.

Devrenin serimi Şekil 4.16b'de ve serim sonrası benzetim sonucu da Şekil 4.17'de verilmiştir.



Şekil 4.17 : Düşük frekanslı çalışmaya uygun salt aktif MOSFET ve harici kapasiteli MOS-C süzgeçlerin serim sonrası benzetim sonuçları.

Devrenin kırmık üzerinde kapladığı alan $33000\mu\text{m}^2$ olup, yukarıda verilen salt aktif süzgeçlere göre çok daha büyüktür. Bu karşılaştırma salt aktif süzgeçlerin ve önerilen yöntemin yararını göstermektedir.

Yukarıda verilen ayrıntılı serimler ve serim sonrası benzetim sonuçları devrelerin kırmık üzerinde kapladığı alan açısından Çizelge 4.1'de özetlenmiştir. Buradan hem salt aktif süzgeçlerin hem de düşük frekanslı çalışma için önerilen yöntemin devrenin kırmık üzerinde kapladığı alan açısından çok büyük bir yarar sağladığı gösterilmiştir.

Yukarıda önerilen Yöntem-1 sayesinde harici kapasite ile gerçekleştirilen devre yerine salt aktif devre kullanıldığında kırmık üzerinde %81'lik bir alan tasarrufu sağlanmıştır. Bu kazanç ağırlıklı olarak Yöntem-1'in sayesinde elde edilmesiyle beraber, kısmen salt aktif süzgeçlerdeki transistorların geçit kapasitelerinin harici

kapasitelere göre daha yüksek birim kapasite değerine sahip olmasından da kaynaklanmaktadır.

Çizelge 4.1 : Serimleri çizilen devrelerin alan karşılaştırması.

Serimi yapılan devre	Kesim frekansı	Tümdevre üzerinde kapladığı alan
Şekil 4.14a	37MHz	4100 μm^2
Şekil 4.14b	35MHz	7000 μm^2
Şekil 4.16a	4MHz	6100 μm^2
Şekil 4.16b	4MHz	33000 μm^2

Yukarıda verilen karşılaştırma sonucundan da görüldüğü üzere sadece Yöntem-1'in uygulanmasıyla çok büyük bir alan kazanımı olduğundan, Yöntem-2'nin uygulandığı devrenin serimi burada verilmemiştir.

5. SONUÇ VE ÖNERİLER

Kırmık üzerinde düşük alan kaplayan devrelere duyulan ihtiyaç göz önüne alınarak, bu tez çalışmasında yer sorununa daha etkin çözümler bulmak amacıyla gerçek salt aktif yapılar üzerinde çalışılmıştır. Bu amaçla öncelikli olarak klasik süzgeç yapılarından olan integratör tabanlı (çift integratör çevrimli gibi) topolojiler ele alınmış, bu topolojilerden elde edilen devrelerin nasıl salt aktif süzgeç haline dönüştürüleceği gösterilmiştir. Bu doğrultuda, önce geçiş iletkenliği kuvvetlendiricisi tabanlı bir salt aktif integratör devresi önerilmiş, devrenin başlıca sınırlamaları ve tasarım kriterleri ortaya konulmuştur. Bu temel devre yardımıyla, önce CCCII tabanlı ikinci derece salt aktif süzgeç devresi elde edilmiş ve devrenin temel idealsizlikleri analitik yoldan incelenmiştir. Uygun şekilde tasarlanmış salt aktif süzgeç devresinin ayrıntılı benzetim sonucu verilerek yaklaşımın uygunluğu gösterilmiştir.

Bununla birlikte elektronik olarak ayarlanabilir salt MOSFET tümgeçiren süzgeç devrelerinin gerçekleştirilebilmesi için genel bir topoloji önerilmiş ve bu sayede farklı birinci derece ve ikinci derece salt MOSFET tümgeçiren süzgeçler elde edilmiştir. Elde edilen süzgeç devreleri tümdevre gerçeklemesine uygundur. Önerilen temel topolojinin özelliği sayesinde elde edilen devrelerdeki transistorların en büyük kapasiteleri olan geçit kapasiteleri sentez yönteminde kullanılmıştır. Bu sayede elde edilen devreler parazitik etkilerden daha az etkilenmekte olup, özellikle yüksek frekanslı çalışmaya çok uygun olmaktadır.

Bununla beraber alçak geçiren ve bant geçiren süzgeç devrelerini gerçekleştirmek için kullanılan farklı bir genel topoloji önerilmiştir. Bu sayede benzer bir biçimde yüksek frekanslı ve tümleştirmeye uygun salt MOSFET süzgeç devreleri elde edilmiş, benzetim sonuçlarıyla devrelerin beklentilere uygun çalıştığı doğrulanmıştır.

Bu devrelerin kullanılabilir ve uygulanabilir olduğunu göstermek için deneysel sonuçların yanında CADENCE Spectre benzetim sonuçları da elde edilmiştir. Literatürden de bilindiği üzere Butterworth ve Chebyshev gibi klasik yaklaşımlarla elde edilen genlik süzgeçlerinin büyük çoğunluğu sadece tümgeçiren süzgeçler

kullanılarak gerçekleştirilebilir [41]. Yüksek dereceden süzgeç devreleri birinci ve ikinci derece süzgeç yapılarının kaskat bağlanmasıyla gerçekleştirilebilmektedir. Bu çalışmada sunulan birinci ve ikinci derece tümgeçiren devreler, yüksek dereceli Butterworth ve Chebyshev türü süzgeçlerin gerçekleştirilmesinde temel devre olarak kullanılabilmektedirler.

Yukarıda kısaca özetlenen yaklaşımlarla elde edilen tüm salt aktif devreler, aktif elemanların iç kapasitelerini kullandığı için, bunlarla alçak frekans süzgeç karakteristikleri ancak çok büyük boyutlu transistörlerin kullanılmasıyla mümkün olabilmektedir. Bir başka deyişle düşük frekanslı süzgeç gerçekleştirilmesinde önerilen salt aktif süzgeçlerin tümdevre üzerinde kapladığı alan çok büyük olmaktadır. Bu durumu iyileştirmek amacıyla salt aktif süzgeçlere uygulanabilen iki temel yöntem önerilmiştir. Bu yöntemler sayesinde büyük boyutlu transistörler kullanılmadan süzgeçlerin kesim frekansları düşürülmektedir.

Yöntemlerden ilki devreye fazladan negatif dirençler eklemek suretiyle kesim frekansının değerini fark terimi yaratarak düşürmeye dayanmaktadır. Önerilen ikinci yöntemde de devredeki kesim frekanslarına etki eden iç kapasitelerin değerleri uygun alt devrelerin kullanılmasıyla artırılmakta ve bu sayede kesim frekansının değeri düşürülmektedir. Bu iki yöntem sayesinde büyük boyutlu transistörler kullanmaya ihtiyaç duymadan, 1.8MHz'lik integratör tabanlı salt CCCII süzgeç devresi, 3MHz'lik birinci derece salt MOSFET tümgeçiren devre ve 24MHz'lik ikinci derece bant geçiren süzgeç devreleri elde edilmiştir. Benzetim sonuçlarıyla da bu devrelerin uygulanabilirliği gösterilmiştir.

Bu süzgeçlerin klasik süzgeçlerde olduğu gibi düşük frekanslarda istenmeyen etkilerden dolayı karakteristiklerinde bozulmalar olmaktadır. Bu durum çoğunlukla açık çevrimde çalışan akım çıkışlı alt devrelerin sonlu çıkış dirençlerinden dolayı devrenin transfer fonksiyonunda ortaya çıkan istenmeyen sıfırdan kaynaklanmaktadır. Bant geçiren ve yüksek geçiren süzgeçlerde doğal frekanslarının değeri düşürülürken, alçak frekanslarda ortaya çıkan istenmeyen sıfırın değerinin değişmemesi, alçak frekans zayıflatmasının yetersiz olmasına neden olmaktadır. Bu sorunu iyileştirmek için devrenin istenmeyen alçak frekans sıfırının değerinin düşürülmesi gerekmektedir. Bu amaçla klasik bir integratör devresinin ne şekilde iyileştirilebileceği tartışılmış, yeni bir iyileştirme tekniği önerilmiştir. Bu sayede

düşük frekanslı salt aktif integratör tabanlı bant geçiren bir süzgecin düşük frekans zayıflatması 20 dB'den daha fazla artırılmıştır.

Önerilen bu yöntemlerle gerçekleştirilen salt aktif süzgeçlerin etkin alan kullanımına sahip olduğunu göstermek amacıyla 4MHz'lik birinci derece tümgeçiren süzgeç devresi önce harici kapasitelerle yani MOSFET-C süzgeci olarak gerçekleştirilmiştir. Daha sonra da önerilen yöntemlere uygun olarak salt MOSFET devresi gerçekleştirilmiştir. Devrelerin serimleri çizilmiş ve önerilen yöntem sayesinde %81 oranında bir alan tasarrufu sağladığı gösterilmiştir.

Sadece düşük frekanslı çalışma için kullanılan yöntem sayesinde değil, salt aktif yapıdaki devrelerin kullanılmasıyla da alan tasarrufu sağlanmıştır. 37MHz'lik kesim frekansındaki devre için de %40'lık bir alan tasarrufu sağlanmıştır.

Bu çalışma, salt aktif süzgeçlerin yapılabilişliğini ve bunları kullanarak kırmık üzerinde yer tasarrufunun sağlanabileceğini gösteren bir başlangıç çalışmasıdır. Bu anlamda hem integratör tabanlı, hem de salt MOSFET yapılı süzgeçler ele alınarak, performans ve çeşitlilik açısından yapılabilecek birçok çalışmanın önü açılmaktadır.

Salt aktif süzgeçlerde lineersizliği azaltmak üzere farksal yapı önerilerek oldukça ciddi bir iyileşmenin sağlandığı görülmektedir. Lineersizliği azaltmak amacıyla ek yöntemler üzerinde çalışılmasında büyük fayda vardır.

Öte yandan, önerilen yaklaşımlar sayesinde yüksek frekanslı çalışmaya uygun süzgeç devreleri elde edilmiştir. Ancak, transistorların bazı istenmeyen parazitiklerinin, devrelerin yüksek frekans performansını hala bir ölçüde sınırladığı görülmüştür. Bu konuda ek yöntemler kullanılarak, devrelerin iyileştirilmesinde yarar vardır.

KAYNAKLAR

- [1] **Sedra, A. ve Smith, K.C.** (1968). The Current Conveyor – A New Circuit Building Block. *Proceedings of the IEEE*, 56, 1368-1369.
- [2] **Sedra, A. ve Smith, K.C.** (1970). A Second Generation Current Conveyor and it's Applications. *IEEE Trans. On Circuit Theory*, 17, 132-134.
- [3] **Liu, S. I.** (1995). High Input Impedance Filters with Low Component Spread Using Current-Feedback Amplifiers. *Electronics Letters*, 31, 1042-1043.
- [4] **Fabre, A.** (1995). Third- Generation Current Conveyor: A New Helpful Active Element. *Electronics Letters*, 31, 338-339.
- [5] **Minaei, S., Cicekoglu, O., Kuntman, H., ve Türköz, S.** (2001). High Output Impedance Current-Mode Lowpass, Bandpass and Highpass Filters Using Current Controlled Conveyors. *International Journal of Electronics*, 88, 915-922.
- [6] **Higashimura, M.** (1991). Current-Mode All-pass Filter Using FTFN with Grounded Capacitor. *Electronics Letters*, 27, 249-250.
- [7] **Nandi, R.** (1981). Lossless Inductor Simulation: Novel Configurations Using D.V.C.C.S. *Electronics Letters*, 17, 549-550.
- [8] **Kilinc, S. ve Cam, U.** (2006). Transimpedance Type Fully Integrated Biquadratic Filters Using Operational Transresistance Amplifiers. *Analog Integrated Circuits and Signal Processing*, 47, 193-198.
- [9] **Keskin, A. U. ve Hancioglu, E.** (2005). Current Mode Multifunction Filter Using Two CDBAs. *AEU- International Journal of Electronics and Communications*, 59, 495-498.
- [10] **Minaei, S., Yuce, E., ve Cicekoglu, O.** (2006). ICCII Based Voltage Mode-Filter with Single Input and Six Outputs Employing Grounded Capacitors. *Journal of Circuits, Systems and Signal Processing (CSSP)*, 25, 559-566.
- [11] **Yuce, E., Minaei, S., ve Cicekoglu, O.** (2006). Universal Current-Mode Active-C Filter Employing Minimum Number of Passive Elements. *Analog Integrated Circuits and Signal Processing*, 46, 169-171.
- [12] **Acar, C. ve Özker, T.** (1978). Active- R Network Realization for nth-Order Voltage Transfer Functions: A Signal-Flow Graph Approach. *Electronics and Communication*, 32, 463-464.
- [13] **Tsukutani, T., Ishida, M., ve Fukui, Y.** (1995). Versatile Current-Mode Active-R Biquadratic Filter. *International Journal of Electronics*, 78, 1119-1126.

- [14] **Sun, Y. ve Fidler, J.K.** (1993). Novel OTA-C Realizations of Biquadratic Transfer Functions. *International Journal of Electronics*, 75, 333-340.
- [15] **Chen, J.J. ve Tsao, H.W.** (2001). Voltage-Mode Mosfet-C Filters Using Operational Transresistance Amplifiers (OTRAs) with Reduced Parasitic Capacitance Effect. *IEE Proceedings Circuits, Devices and Systems*, 148, 242-249.
- [16] **Wu, J. ve Xie, C.Y.** (1993). New Multifunction Active-C Filter Using OTAs. *International Journal of Electronics*, 74, 235-239.
- [17] **Tsukutani, T., Higashimura, M., Sumi, Y., ve Fukui, Y.** (2000). Voltage-Mode Active-Only Biquad. *Int. J. Electron.*, 87, 1435-1442.
- [18] **Tsukutani, T., Higashimura, M., Takahashi, N., Sumi, Y. ve Fukui, Y.** (2001). Novel Voltage-Mode Biquad Using Only Active Devices. *Int. J. Electron.*, 88, 339-346.
- [19] **Tsukutani, T., Higashimura, M., Kinugasa, Y., N., Sumi, Y., ve Fukui, Y.** (2000). Novel Voltage-Mode Active-Only Biquad with Two Integrator Loops. *Proceedings of ITC-CSCC*, Pusan, Korea.
- [20] **Tsukutani, T., Higashimura, M., Sumi, Y., ve Fukui, Y.** (2000) Electronically Tunable Current-Mode Active-Only Biquadratic Filter. *International Journal of Electronics*, 87, 307-314.
- [21] **Tsukutani, T., Higashimura, M., Takahashi, N., Sumi, Y., ve Fukui, Y.** (2001) Novel Voltage-Mode Biquad without External Passive Elements. *International Journal of Electronics*, 88, 13-22.
- [22] **Minaei, S., Cicekoglu, O., Kuntman, H., Dundar, G., ve Cerid, Ö.** (2003). New Realizations of Current-Mode and Voltage-Mode Multifunction Filters without External Passive Elements. *International Journal of Electronics and Communication (AEÜ)*, 57, 63-69.
- [23] **Minaei, S., Yildiz, M., ve Kuntman, H.** (2004). New Realization of Voltage-Mode Multifunction Filters without External Passive Elements. *IEEE Melecon*, May 12-15, Dubrovnik, Croatia.
- [24] **Minaei, S. ve Cicekoglu, O.** (2002). Current-Mode Multifunction Filter Using Opamp Compensation Poles. *IEEE*.
- [25] **Minaei, S., Topcu, G., ve Cicekoglu, O.** (2003). Active Only Integrator and Differentiator with Tunable Time Constant. *International Journal of Electronics*, 90, 581-588.
- [26] **Minaei, S., Topcu, G., ve Cicekoglu, O.** (2005). Low Input Impedance Trans-Impedance Type Multifunction Filter Using Only Active Elements. *International Journal of Electronics*, 92, 385-392.
- [27] **Kuntman, H.** (1992). Analog Tümdüvire Tasarımı, Sistem Yayıncılık.
- [28] **Minaei, S., Cicekoglu, O., Kuntman, H., ve Turkoz, S.** (2002). Electronically Tunable, Active Only Floating Inductance Simulation, 89, 905-912.
- [29] **Ismail, M. ve Wassenaar W. R.M.** (1991). A high-speed continuous-time bandpass VHF filter in MOS technology. *Proc. IEEE Int. Symp. on Circuits and Systems*, 3, 1761-1764.

- [30] **Thanachayanont, A.** (2002). CMOS transistor-only active inductor or IF/RF applications. *Proc. IEEE Int. Industrial Tech. Conf.*, 2, 1209-1212.
- [31] **Karsilayan, A. ve Schaumann, R.** (2000). A high-frequency high-Q CMOS active inductor with DC bias control. *Proc. IEEE Midwest Symp. Circ. Syst.* 486-489.
- [32] **Ngowand, S. ve Thanachayanont, A.** (2003). A low-voltage wide dynamic range CMOS floating active inductor. *Proc. Conf. Convergent Tech. for Asia-Pacific Reg.*, 4, 1640-1643.
- [33] **Uyanik, H. ve Tarim, N.** (2007). Compact low voltage high-Q CMOS active inductor suitable for RF applications. *Analog Int. Circ. Signal Process.*, 51, 191-194.
- [34] **Thanachayanont, A. ve Payne, A.** (1996). VHF CMOS integrated active inductor. *IEE Electron. Lett.*, 32, 999-1000.
- [35] **Manetakis, K., Park, S., Payne, A., Setty, S., Thanachayanont, A., ve Toumazou, C.** (1996). Wideband CMOS analog cells for video and wireless communications. *Proc. Int. Conf. Electron. Circ. Syst.*, 227-230.
- [36] **Metin, B., Arslan, E., Herencsar, N., ve Cicekoglu, O.** (2011). Voltage-mode MOS-only all-pass filter. *Proc. Int. Conf. on Tel. Signal Proc.*, 317-318.
- [37] **Pnsonby, J.E.B.** (1996). Active all-pass filter using differential operational amplifier. *IEE Electron. Lett.*, 2, 134-135.
- [38] **Tarmy, R., ve Ghausi, M.S.,** (1970). Very high Q, insensitive active RC networks. *IEEE Trans. Circ. Theory*, 17, 358–366.
- [39] **Comer, D.J.ve McDermid, J.E.** (1968). Inductorless bandpass characteristics using all-pass networks. *IEEE Trans. Circ. Theory*, 15, 501–503.
- [40] **Vosper, J.V.** (1991). Synthesis of first-order active-R allpass networks and their application in sinusoidal oscillator design. *IEE Electron. Lett.*, 27, 53-55.
- [41] **Fujii, N., Neuvo, Y., Mitra, S.K., ve Damonte, A.J.** (1985) Tunable active crossover networks. *J. Audio Eng. Soc.*, 33, 762-769.
- [42] **Soliman, A.M.** (1973). Inductorless Realization of an All-Pass Transfer Function Using the current Conveyor. *IEEE Trans. On Circuit Theory*, 20, 80-81.
- [43] **Soliman, A.M.** (1997). Generation of current conveyor-based all-pass filters from opamp-based circuits. *IEEE Trans. Circ. Syst. II*, 44, 342-330.
- [44] **Soliman, A.M.** (1999). New All-Pass and Notch Filters Using Current Conveyors. *Frequenz*, 53, 84-86.
- [45] **Maundy, B.J. ve Aronhime, P.** (2002). A novel CMOS first order all pass filter. *Int. J. Electron.*, 89, 739-743.
- [46] **Aronhime, P., Nelson, D. ve Adams, C.** (1990). Applications of a first-generation current conveyor in current-mode circuits. *IEE Electron. Lett.*, 26, 1456-1457.

- [47] **Maundy, B. ve Gift, S., ve Aronhime, P.** (2007). New Topology for Implementing Bandpass, Bandstop and Allpass filters with CFAs. *Int. J. Electron.* 94, 1025-1035.
- [48] **Toker, A. and Ozoguz, S.** (2003). Tunable allpass filter for low voltage operation. *Electronics Letters*, 39, 175–176.
- [49] **Minaei, S. ve Yuce, E.** (2010). Novel voltage-mode all-pass filter based on using DVCCs. *Circ., Syst. Signal Process.*, 29, 391-402.
- [50] **Minaei, S. ve Cicekoglu, O.** (2006). A Resistorless realization of the first-order all-pass filter. *Int. J. Electron.*, 93, 177-183.
- [51] **Herencsar, N., Koton, J., Jerabek, J., Vrba, K. ve Cicekoglu, O.** (2011). Voltage-mode all-pass filters using universal voltage conveyor and MOSFET-based electronic resistors. *Radioengineering*, 20, 10-18.
- [52] **Biolek, D. ve Biolkova, V.** (2010). First-order voltage-mode all-pass filter employing one active element and one grounded capacitor. *Analog Integ. Circ. Signal Process.*, 65, 123-129.
- [53] **Keskin, A.U., Pal, K. ve Hancioglu, E.** (2008). Resistorless first order all-pass filter with electronic tuning. *Int. J. Electron. and Commun. (AEÜ)*, 62, 304-306.
- [54] **Singh, A.K., Senani, R., Bhaskar, D.R. ve Sharma, R.K.** (2011). A new electronically-tunable active only universal biquad, *J. of Circuits, Systems and Computers*, 20, 549-555.
- [55] **Schaumann, R., Ghausi, M.S. ve Laker R.** (1990) Design of Analog Filters: Passive, Active RC, and Switched Capacitor. Prentice Hall.
- [56] **Natarajan, S.** (1994). Theory and Design of Linear Active Networks. McGraw-Hill.
- [57] **Sun, Y.** (1998). Note on two integrator loop OTA-C configurations. *Electronics Letters*, 34, 1533-1534.
- [58] **Soderstrand, M.A.** (1976). Design of active R filters using only resistors and operational amplifiers. *International Journal of Electronics*, 40, 417-432.
- [59] **Sanchez-Sinencio, E., Geiger, R.L. ve Nevarez-Lozano, H.** (1988). Generation of Continuous-Time Two Integrator Loop OTA Filter Structures. *IEEE Transactions on Circuits and Systems*, 35, 936-946.
- [60] **Rincon-Mora, G.A.** (2000). Active capacitor multiplier in Miller-compensated circuits, *IEEE Journal of Solid-State Circuits*, 35, 26-32, 2000.
- [61] **Fabre, A., Saaïd, O., Wiest, F. ve Boucheron C.** (1996). High frequency applications based on a new current controlled conveyor. *IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications*, 43, 82-91.
- [62] **Fabre, A., Saaïd, O. ve Barthelemy, H.** (1995). On the frequency limitation of the circuits based on second generation current conveyors. *Analog Integrated Circuits and Signal Processing*, 7, 113- 129.

- [63] **Razavi, B.** (2000). Design of Analog CMOS Integrated Circuits, The McGraw-Hill Companies.
- [64] **Gray, P.R., Hurst P.J., Lewis S.H. ve Meyer R.G.** (2001). Analysis and Design of Analog Integrated Circuits, New York, Wiley.
- [65] **Pribytko, M. ve Quinn, P.** (2003). A CMOS single-ended OTA with high CMRR. *Proc. Solid-State Circuits Conference*, 293-296.,
- [66] **Toumazou, C., Lidgey F.J. ve Haigh D.G.** (1993). Analog Integrated Circuits: The current mode approach. *IEE circuit and systems series 2*.

ÖZGEÇMİŞ



Ad Soyad : Hacer Atar Yıldız
Doğum Yeri ve Tarihi : Trabzon, 1976
E-Posta : haceryildiz@itu.edu.tr

ÖĞRENİM DURUMU:

- **Lisans** :1997, KTÜ, Mühendislik Fak., Elektronik-Haberleşme Müh.
- **Yükseklisans** : 2000, KTÜ, Elektronik Mühendisliği

TEZDEN TÜRETİLEN YAYINLAR, SUNUMLAR VE PATENTLER:

- **Yıldız, A. H.,** Ozoguz, S., Toker, A. ve Çiçekoğlu, O. (2013). On the realization of MOS-only allpass filters, *Circuits, Systems & Signal Processing (CSSP)*, 32(3), 1455-1465.
- **Yıldız, A. H.,** Toker A. ve Özoğuz, S. (2013). Biquadratic filter applications using a fully-differential active-only integrator, *Radioengineering*, 22(1), 3-13.
- **Yıldız, A. H.,** Toker, A., Elwakil A. S. ve Özoğuz, S. (2014). MOS-only allpass filters with extended operating frequency range, *Analog Integrated Circuits and Signal Processing*, 81(1), 17-22.
- **Yıldız, A. H.,** Toker A. ve Özoğuz, S. (2012). On the Design and Implementation of Real Active-Only Filters, *Proc. 35th International Conference on Telecommunications and Signal Processing (TSP)*, July 3-4, 2012 Prague, Czech Republic, 369-373.
- **Yıldız, A. H.,** Toker, A., Elwakil A. S. ve Özoğuz, S. (2013). MOS-Only Allpass Filters Modified for Low Operating Frequency Range, *Proc. of 8th Int. Conference on Electrical and Electronics Eng. (ELECO'2013)*, 28-30 November, Bursa, Turkey.
- **Yıldız, A. H.,** Toker, A. ve Özoğuz, S. (2014). MOS-only biquads with extended operating frequency range, *Proc. 36th International Conference on Telecommunications and Signal Processing (TSP)*, July 1-3, Berlin, Germany.

