Please use this identifier to cite or link to this item: http://hdl.handle.net/11527/13287
Title: Bir Hızlı DAC’ In Çıkış Katı İçin, SRFT Yöntemi İle Bir Geniş Band Empedans Eşleştirici Ağı Tasarımı Ve Gerçekleştirilmesi
Other Titles: Design And Implementation Of A Broadband Impedance Matching Network Using Simplified Real Frequency Technique Matching 6.25 OHM Output Impedance Of A High Speed DAC To 50 OHM
Authors: Özoğuz, İsmail Serdar
Yadegar Amin, Hamid
10063852
Elektronik ve Haberleşme Mühendisligi
Electronic and Communication Engineering
Keywords: Basitleştirilmiş real frekans tekniği
Geniş band
Empedans Eşleştirici Ağ
Broadband
Impedance Matching Network
Issue Date: 29-Jan-2015
Publisher: Fen Bilimleri Enstitüsü
Institute of Science and Technology
Abstract: RF tasarımında karşılaşılan başlıca sorunlardan biri, farklı sonlandırıcılar arasındaki güç aktarımındaki kayıplardır. Empedans eşleştirici ağ, bu sorunu giderme konusunda önemli bir katkı sağlar. Bu tez çalışmasında tasarlanan empedans eşleştirme ağı bir yüksek hızlı DAC’ın çıkış katı olarak kullanılmış ve 6.25 ohm’u 50ohm’a eşleştirilmesi amaçlanmıştır. Tasarım, B. S. Yarman ve H. J. Carlin tarafından önerilen SRFT (Simplified Real Frequency Ttechnique) Basitleştirilmiş Real Frekans Tekniği yöntemi kullanılarak gerçekleştirilmiştir. Bu tez, altı bölümden oluşmaktadır. Birinci bölümde çalışmanın esas motivasyonlar ve sorunlardan bahsedilmiştir. İkinci bölümde sorunu gidermek için yaklaşım ve bu yaklaşım için kullanılan yöntemin teorisi anlatılmıştır. Üçüncü bölüm, yötemi matlab kodlarla uygulamaktan bahs ediyor. Bu bölümde Matlab’da kodların nasıl yazıldığıyla ilgili bilgiler veriliyor. Ayrıca bu bölümde tasarım Matlab kodlarından sentezleniyor. Bölüm dörtte benzetim ve doğrulama tekniklerinden bahsediliyor. Bölüm beşte tasarlanan ağ gerçekleniyor. Ayrıca ağın ölçümü için iki test devresi tasarlanıp kırmık üstü imalat sonuçları sunuluyor. Son bölüm olarak tasarlanan ağın integrated versyonu 0.18um CMOS TSMC teknoloji süreci kullanarak tasarlanıyor. Birinci bölümde, DAC’ın çıkış katıyla ilgili bazı açıklamalar yapılmıştır. Kullanılan DAC, akım çıkış modlu DAC olduğu için çıkış sinyeli akım olarak yüke basar. Bu durumda, yük akım seviyesini direnecek şekilde ayarlanması gerekiyor. Bu yük DAC’ın diğer parçaları gibi çip içinde tasarlanıyor. O yüzden, srecin dökümanları incelenmeli. Bilinen gibi,TSMC teknoloji prosesi altı kat farklı metallerden oluşmaktadır. Böylece, yük için kullanılan metallerin özellikleri çok önemli bir faktör sayılır. Bu çalışmada, metal 6 ile sinyelin yüke doğru gittiği yol sağlanıyor ayrıca, metal5 ,metal4 veya metal3’ten oluşan bir şerit sinyelin toprağa gitmesini sağlıyor. Üç farklı alternatifi inceledikten sonra, çıkış akıma direnecek yükün değeri hesaplanmalıdır. Hesaplamalar ardından, belirlenen çıkış akımı için en uygun direnç 6.25 ohm  tespit edildi. Tüm incelemeler, TSMC dökümanlarında verilen değerler üzere hesaplanmıştır. Bahsedildiği gibi, DAC 6.25 ohm’luk bir yükü kullanacaktır. Bu durumda, DAC’ın standart yüklerlre , örneğin 50 ohm veya 75 ohm, bağlanması için bir empedans eşleştirme ağına ihtiyaç duyulur. Bu çalışmada, Basitleştirilmiş Real Frekans Tekniği kullanarak tasarıma yol alındı. Tasarım amacı bir bant geçiren empedans eşleştiricinin tasarlanmasıdır. Bant geçiren ağın orta frekansı 2.4 GHz ve bant genişliği 400 MHz olarak belirlenmiştir. Basitleştirilmiş Real Frekans Tekniğin sağladığı avantajlara göre bu yöntemi kullanarak tasarım başlatıldı. İkinci bölümde, tekniğin temellerinden bahsedildi ve yöntemi Matlab kodlara uygulamak için tasarım prosedürü özetlendi. Bir sonraki bölümde, bölüm3’te tekniğin algoritmaları Matlab kodlarına uygulandı. Matlab programında sayısal iyileştirme paketlerin yanında, daha önce yazılan hazır paketlerde referans verilerek kullanıldı. Matlab kodlarında önce giriş veriler tanımlandı ve bir sonraki adımda nümerik hatalarla karşılanmamak için normalızasyon yapıldı bu teknikten yararlanarak, tüm değerler bir referans değere bölünerek küçülüyorlar. Böylece hesaplama zamanı ve hata olasılığı düşüyor. Devamında, bir alçak geçiren prototip süzgeç istenen spesifiklere göre tasarlandı ve bir bant geçiren süzgeçe dönüştürüldü. Süzgeçin kazanç karakteristiğini göz önüne alarak, Basitleştirilmiş Real Frekans Tekniğiyle bant geçerin süzgeçe en uyum sağlayan transfer fonksiyon elde edililir ve sentez paketine verilir. Sentez paketi verilen transfer fonksyonu pasif bir ağ olarak lumped elemanlarla sentezler. Bu sürec tasarım için yapıldı ve sentez paketin verdiği ağ elde edildi, sonra ağın eleman değerleri denormalize edildi. Bolüm 4’te ise elde edilen ağın üzerine simülasyonlar yapıldı bu simülasyonlar S-parametreler ve elektromagnet etkiyi inceledi. Devamında simülasyon sonuclarının Matlab sonuçlarıyla örtüştüğü gösterildi. Bir sonraki adımda, devre real komponent modelleriyle incelendi. Bu aşamada kapasitörler için Murata fırmanın modelleri ve indaktörler için Johnson fırmanın modelleri kullanıldı. Pertinaks olarak Modelithics fırmanın benzetim modeli kullanıldı. Önce devre lumped CAD modeller le incelendi sonra, devrenin gerçeklenmesini daha verimli yapmak üzere bir takım uygulamalar ve iyileştirmeler yapıldı. İyileştirme aşamasında, elemanların çoğuna lumped to distributed dönüşümü yapıldı. Böylece tasarım bir mixed-element tasarım olarak hazırlandı.Tüm benzetimler ADS keysight programında yapıldı. Bir sonraki bölüm, bölüm 5’te, ağın ölçümüne odaklanarak, iki ölçüm devresi tasarlanıp ve gerçekleştirildi. Bilindiği gibi, VNA ve PNA gibi ölçüm cihazları, ölçüm için 50 ohm’lu portlar kullanmaktalar. O yüzden, doğrudan ölçmek için, önce ölçüm cihazın ucu 6.25 ohm’a dönüştürülmeli. Bu konuyu gözde bulundurarak, iki trafo, iki farklı yötemler ile tasarlandı. Birinci trafo, çeyrek dalga boyu olarak tasarlandı bu tasarımda önce ideal transmisyon hatlarıyla hazırlandı. Sonra, mikro şerit yollara dönüştürüldü. Dönüşüm esnasında ADS programın Line Calculator imkanı kullanıldı. Böylece pertinaksın ve transmisyon hattın özelliklerini girerek, mikro şerit hattın özellikleri hesaba katmış oluyor. Sonraki adımda, mikro şeritlerle yapılan trafonun layoutı çizildi ve layout üzerine layout sonrası analizler yapıldı. Sonra layout etkilerini kapsayacak şekilde bir sembol olarak hazırlandı ve sonraki analizlerde layout sembolu kullanıldı. Diğer trafo ise lamped elemanlar ile tasarlandı. Bu tasarım tamamen optimize teknikleriyle tasarlandı. Tasarımı elde ettikten sonra lumped to distributed dönüşümü yapıldı ve tüm elemanlar distributed elemanlara çevirildi. Diğer trafo gibi, bu trafonunda layout’ı çizildikten sonra layout sonrası analizler yapıldı ve son olarak sembole çevirildi. Bir sonraki adım olarak semboller empedans eşleştirici ağa bağlanarak tüm devre incelendi ve gereken değişiklikler yapıldı . İyileştirmelerin ardından, tüm devrenin layout’ı çizildi ve üretim için gerber dosyaları çıkarıldı. İmalat ve ölçüm aşamaları İstanbul Üniversitesinde yapıldı ve ölçüm sonuçları simülasyon sonuçlarına göre büyük oranda örtüşme gösterdi.  Bahsedilen trafolar empedans eşleştirici ağ ve ölçüm cıhazın arasında yer alarak doğrudan ölçüm sağlıyorlar. Diğer bölümde, tasarlanan empedans eşleştirici ağın çip içi tasarımı yapıldı. Bu tasarımda CMOS TSMC 0.18 um teknoloji süreci kullanıldı. Lumped elemanlı ağ, RF kütüphanesinde bulunan komponent modelleriyle tasarlandı ve devre performansı simülasyonlarla belirlendi. Bu aşamada Cadence Virtuoso programı kullanıldı. Rf kütüphanesinde bulunan İnductörlerin CAD modellerin değerleri doğrudan boyutlarıyla belirleniyor. Bu yüzden devre elemanların değerlerini set etmek için bir test devresi kurulmalı. Bölüm 6 da indaktörler için test devresi kuruldu ve boyutları istenen değerlere göre tespit edildi. Bir sonraki adımda, ağın layout’ı çizildi ve layout sonrası simülasyonlar uygulandı. Bu aşamada, devre için layout sonrası analizler yapıldı ve tüm layout etkileri dahil ederek, ağ bir cell olarak tanımlandı. Çip içi tasarımın simülasyon sonuçlarına göre, çip içi tasarım kayıplı bir tasarım olarak tespit edildi. Bu sonuç yaklaşık olarak tahmin ediliyordu. Yapılan araştırmalara göre, çip içi indaktörlerin Q-faktörleri düşük olduğu için, fazla kayıba sebep oluyorlar. Buna dayanarak, çip içi tasarımlarda kayıbı azaltmak için iki farklı yöntem öneriliyor. Birinci yöntem, tasarımlarda indaktör sayısını azaltmaya çalışıyor. Ama bu yöntem herzaman yararlı olmayabilir. Örneğin süzgeç tasarımlarında az sayıda indaktör kullanmak süzgeçlerin kazanç grafiklerini daha yayvan yapıyor ve bu dezavantaj keskin filtre tasarımlarında çok baskın bir etki. İkinci yöntem ise, bu sorunu aktif elemanlar kullanmakla gideriyor. Örneğin tranzistörlu aktif süzgeçler. Bu durumda indaktörlerden kaynaklanan kayıp bir aktif yapıyla telafi ediliyor.
One of the main concerns in RF design is transferring the power between terminals with different terminations. In this regard, impedance matching networks can play a crucial role in surmounting this issue. As the master thesis, this study was therefore conducted for purpose of designing and implementation of  an impedance matching network as the output stage of a high speed DAC matching 6.25Ω to 50Ω. The design was accomplished by using SRFT (Simplified Real Frequency Technique) introduced first by Prof. B. S. Yarman and H. J. Carlin in 1982. This thesis  consists of six chapters, dealing with the theory of the project, the software coding process in Matlab, simulations and verification, test circuit design and realization and  the integrated design in TSMC 0.180 um technology process. In the first chapter, the motivation of the study is investigated. As it is mentioned, in order design a high-speed data converter satisfying defined design goals, there is a need for a small output load which in this study is a resistor with value of 6.25 ohm. Since the value of output load is different from the standard common loads such 50 ohm or 75 ohm there is a need for an impedance matching network for avoiding power dissipation. The second chapter deals with fundamentals of the chosen approach for designing desired impedance matching network. The third chapter explains how the technique is implemented in Matlab programs. In the forth chapter, the obtained circuit from the chapter 3 is simulated by ADS Keysight simulator. Also, some realization techniques such as lumped to distributed conversions are applied during the simulations. As the next steps are about realization and measurement of the designed network, the study is focused on measurement techniques. Since all of the measuring devices such as vector network analyzers use ports with characteristic impedance of 50 ohm, for sake of straight forward measuring, two test circuits with two different techniques are designed and implemented during chapter 5. As each of the test circuits include a transformer before the designed impedance matching network and after the 50 ohm port of the measuring device, converting 50 ohm to 6.25 ohm . Chapter 6 tries out the integrated version of the design. In this regard, the TSMC 180 um technology process is used. During this chapter the design is implemented with  component models presented in RF library. Although the design is successful in maintaining the transducer power gain’s wave form but it fails illustrate good results in gain; giving a lossy network.
Description: Tez (Yüksek Lisans) -- İstanbul Teknik Üniversitesi, Fen Bilimleri Enstitüsü, 2015
Thesis (M.Sc.) -- İstanbul Technical University, Instıtute of Science and Technology, 2015
URI: http://hdl.handle.net/11527/13287
Appears in Collections:Elektronik Mühendisliği Lisansüstü Programı - Yüksek Lisans

Files in This Item:
File Description SizeFormat 
10063852.pdf3.6 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.